第四章 时序逻辑电路的分析与设计

时序逻辑电路概述时序电路结构：一定包含存储电路(触发器组成)，而且它的输出往往反馈到输入端，与输入变量一起决定电路的输出状态。特点：任意时刻输出不仅取决于该时刻输入，而且还与原来的状态有关。具有记忆功能。外部输入外部输出组合电路x1xnZ1Zm•••••••••存储电路•••••••••Y1YrQ1Qr内部输入内部输出存储电路输入存储电路输出时序电路的状态触发器是构成时序逻辑电路的最主要的单元了解触发器的基本特性和作用。了解触发器的类型和逻辑功能的描述方法。4.1触发器一、触发器的基本特性和作用Flip-Flop，简写为FF，又称双稳态触发器。基本特性(1)有两个稳定状态(简称稳态)，正好用来表示逻辑0和1。(2)在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。一个触发器可存储1位二进制数码4.1.1触发器的概述触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；触发器和门电路是构成数字电路的基本单元。二、触发器的类型根据逻辑功能不同分为RS触发器D触发器JK触发器T触发器根据触发方式不同分为电平触发器边沿触发器根据电路结构不同分为基本RS触发器同步触发器边沿触发器三、触发器逻辑功能的描述方法主要有特性表、特性方程、驱动表(又称激励表)、状态转换图和波形图(又称时序图)等。主要要求：掌握与非门结构基本RS触发器的电路、逻辑功能和工作特点。了解同步触发器的结构、工作特点和存在问题。4.1.2触发器的基本形式掌握触发器的0态、1态、置0、置1、触发方式、现态、次态和空翻等概念。了解触发器逻辑功能的描述方法。掌握RS触发器、D触发器、JK触发器的逻辑功能及其特性方程。双稳态存储单元电路双稳态的概念稳态0稳态1介稳态1QQ1G1G21QQ1G1G2反馈双稳态存储单元电路Q端的状态定义为电路输出状态。电路有两个互补的输出端1.电路结构2、数字逻辑分析——电路具有记忆1位二进制数据的功能。如Q=1如Q=011QQG1G2VO1VO2VI1VI21001111QQG1G2VO1VO2VI1VI201100问题：由于电路没有输入，无法控制或改变它的状态。一、基本RS触发器(一)由与非门组成的基本RS触发器1.电路结构及逻辑符号QQSDRDG1G2QQSDRDSRSDRDQQQ=1，Q=0时，称为触发器的1状态，记为Q=1；Q=0，Q=1时，称为触发器的0状态，记为Q=0。RDSD置0端，也称复位端。R即Reset置1端，也称置位端。S即SetBasicFlip-Flop信号输入端互补输出端，正常工作时，它们的输出状态相反。低电平有效工作原理QQSDRDG1G211011000SDRD功能说明输入QQ输出2.工作原理及逻辑功能011110触发器被置0触发器置0102.工作原理及逻辑功能QQSDRDG1G211011000SDRD功能说明输入QQ输出100111触发器被置1触发器置010触发器置1012.工作原理及逻辑功能QQSDRDG1G211011000SDRD功能说明输入QQ输出11触发器置010触发器置101触发器保持原状态不变不变&&G1门输出QSQDQQ1G2门输出QRQDQQ12.工作原理及逻辑功能QQSDRDG1G2输出状态不定(禁用)不定11011000SDRD功能说明输入QQ输出触发器置010触发器置101触发器保持原状态不变不变0011输出既非0状态，也非1状态。当RD和SD同时由0变1时，输出状态可能为0，也可能为1，即输出状态不定。因此，这种情况禁用。特性表3.逻辑功能的特性表描述次态现态指触发器在输入信号变化前的状态，用Qn表示。指触发器在输入信号变化后的状态，用Qn+1表示。触发器次态与输入信号和电路原有状态之间关系的真值表。00001×触发器状态不定0×1010100触发器置000101101触发器置1111110011触发器保持原状态不变说明Qn+1QnSDRD基本RS触发器特性表的简化表示Qn11101010不定00Qn+1SDRD与非门组成的基本RS触发器特性表置0端RD和置1端SD低电平有效。禁用RD=SD=0。称约束条件注意波形分析举例解：[例]设下图中触发器初始状态为0，试对应输入波形画出Q和Q的波形。QQSDRDSRSDRD保持初态为0，故保持为0。置0保持QQ置1(二)基本RS触发器的优缺点优点缺点电路简单，是构成各种触发器的基础。1.输出受输入信号直接控制，不能定时控制。2.有约束条件。触发器的状态小结0态、1态、不正常态现态和次态现态（PresentState）：触发器在接收信号之前所处的状态，用Qn表示；次态（NextState）：触发器在接收信号之后建立的新的稳定状态，用Qn+1表示。称为“0”态，10QQ称为“1”态，01QQ或00QQ11QQ称为不正常态。基本RS触发器的应用作为存储单元，可存储1位二进制信息。其它功能触发器的基本组成部分。构成单脉冲发生器应用举例利用基本RS触发器的记忆功能消除机械开关振动引起的干扰脉冲。图4-4机械开关（a）电路(b)输出电压波形干扰脉冲A有0就置1B有0就置0图4-5利用基本RS触发器消除机械开关振动的影响（a）电路（b）电压波形二、同步触发器SynchronousFlip-Flop实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端CP。CP即ClockPulse，它是一串周期和脉宽一定的矩形脉冲。具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。同步触发器中最简单的一种，而基本RS触发器称异步触发器。(一)同步RS触发器QQG1G2SRG3G4CPQ3Q4(一)同步RS触发器工作原理★CP=0时，G3、G4被封锁，输入信号R、S不起作用。基本RS触发器的输入均为1，触发器状态保持不变。★CP=1时，G3、G4解除封锁，将输入信号R和S取非后送至基本RS触发器的输入端。0111SR1.电路结构与工作原理基本RS触发器增加了由时钟CP控制的门G3、G4QQ1SC11RQQG1G2SRG3G4CPQ3Q4不定11001110Qn00Qn+1SRRS功能R、S信号高电平有效SSDRRDRDSD2.逻辑功能与逻辑符号异步置0端RD和异步置1端SD不受CP控制。实际应用中，常需要利用异步端预置触发器值(置0或置1)，预置完毕后应使RD=SD=1。RDCPRQQ1SSC1CPR1RRSVCCRDS解：[例]试对应输入波形画出下图中Q端波形。原态未知QVCCRDRD3.同步RS触发器的特性表与特性方程0000101010101011010110001111×0×1Qn+1QnSR特性表同步RS触发器Qn+1的卡诺图RSQn0100011110××111特性方程nnQRSQ1RS=0(约束条件)RS触发器功能也可用特性表与特性方程来描述。特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。(二)同步D触发器(二)同步D触发器1.电路结构、逻辑符号和逻辑功能DQQ1S1RC1CPQQ1DDC1CPCPDQn+1说明10101置0置10Qn不变同步D触发器功能表称为D功能特点：Qn+1跟随D信号解：[例]试对应输入波形画出下图中Q端波形(设触发器初始状态为0)。QQ1DDC1CPDCPQCP=0，同步触发器状态不变触发器初始状态为0CP=1，同步D触发器次态跟随D信号同步触发器在CP=1期间能发生多次翻转，这种现象称为空翻2.D触发器的特性表、特性方程、驱动表和状态转换图由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。00011011DQnQn+1特性方程Qn+1=D001101010011Qn+1QnDD触发器特性表00001111D触发器驱动表000110110011无约束Qn+1在D=0时就为0，与Qn无关。0001101101D=1D=0D=0D=1Qn+1在D=1时就为1，与Qn无关。2.D触发器的特性表、特性方程、驱动表和状态转换图同步D触发器状态转换图ENTITYd_latchISPORT(d,clk:INBIT;q,qn:BUFFERBIT);ENDd_latch;ARCHITECTUREoneOFd_latchISBEGINPROCESS(clk)BEGINIFclk='1'THENq=d;qn=notd;ENDIF;ENDPROCESS;ENDone;同步D触发器的VHDL描述组合类型的process对所有输入信号都敏感时序类型的process只对时钟或者控制信号敏感高电平触发的D触发器的功能仿真波形QQG1G2JKG3G4CPQ3Q4(三)同步JK触发器电路结构(三)同步JK触发器功能表QQ1JJC1CP1KK逻辑符号1说明Qn+1KJCP称为JK功能，即JK=00时保持；JK=11时翻转；JK时Qn+1值与J相同。不变Qn00置0010翻转11置1101不变Qn××0Qn00011011JKQnQn+1特性表特性方程驱动表0×无约束条件状态转换图01J=0K=×10011111110100110001110000K010100Qn+1QnJnnnQKQJQ1＋1××1×00001110110111000J=1K=×J=×K=0J=×K=1解：[例]设触发器初始状态为0，试对应输入波形画出Q端波形。触发器初始状态为0JCPQQ1JJC1CPK1KKQCP=0时，同步触发器状态不变。CP=1时，触发器根据J、K信号取值按照JK功能工作。(四)同步触发器的特点同步触发器的触发方式为电平触发式同步触发器的共同缺点是存在空翻触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。空翻可导致电路工作失控。指时钟脉冲信号控制触发器工作的方式CP=1期间翻转的称正电平触发式；CP=0期间翻转的称负电平触发式。主要要求：了解无空翻触发器的类型，掌握其工作特点。能根据触发器符号识别其逻辑功能和触发方式，并进行波形分析。4.1.3无空翻触发器Edge-TriggeredFlip-Flop一、无空翻触发器的类型和工作特点工作特点：只能在CP上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在CP上升沿(或下降沿)时刻翻转。这种触发方式称为边沿触发式。无空翻触发器边沿触发器QQC1CP1DDCP触发的边沿D触发器C1QQC1CPD具有异步端的边沿D触发器1DSSDRRDRRDSSD执行Qn+1=D11↑11在CP时刻00↑11Qn×111保持不变Qn×011禁用不定态××00异步置11××01异步置00××10说明Qn+1DCPSDRD异步端低电平有效的上升沿触发式D触发器功能表LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYd_ffISPORT(d,clk:INSTD_LOGIC;q,qn:BUFFERSTD_LOGIC);ENDd_ff;ARCHITECTUREoneOFd_ffISBEGINPROCESS(clk)BEGINIFclk'eventandclk='1'THENq=d;qn=notd;ENDIF;ENDPROCESS;ENDone;上升沿触发的D触发器的VHDL描述QQC1CLK1DD功能仿真的波形图LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYyibudffISPORT(sdn,rdn,d,clk:INSTD_LOGIC;q,