第5章 触发器

组合逻辑电路—对二值信号进行算术运算和逻辑运算。时序逻辑电路—保存二值信号和运算结果。能够存储1位二值信号的基本单元电路统称为触发器。第五章触发器触发器是具有记忆功能的基本逻辑单元。5.1概述5.2SR锁存器5.3电平触发的触发器5.4脉冲触发的触发器5.5边沿触发的触发器第五章触发器5.6触发器的逻辑功能及其描述方法不同逻辑功能触发器之间实现逻辑功能转换的简单方法。学习要点：触发器的各种电路结构及动作特点触发器按逻辑功能分类触发器的电路结构与逻辑功能的区别及关系触发器是构成时序逻辑电路的基本逻辑部件。①它有两个稳定的状态：0状态和1状态，用来表示逻辑状态的0和1，或二进制数的0和1；②在触发信号作用下，根据不同的输入信号，它可以被置成0状态或1状态；③当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。5.1概述触发器可以分为SR触发器、D触发器、JK触发器、T触发器等；触发器的分类：在不同的触发方式下，当触发信号到达时，触发器的状态转换过程的动作特点也不同。电路结构形式不同，触发信号的触发方式不同。触发方式可分为电平触发、脉冲触发和边沿触发。由于控制方式的不同(即信号的输入方式及触发器状态随输入信号变化的规律不同)，触发器的逻辑功能有所不同。按照存储数据的原理的不同，又可分为静态触发器和动态触发器。5.2SR锁存器一、电路结构与工作原理(a)电路结构SRSDRDQQ'(c)图形符号由两个或非门组成的SR锁存器电路Q=1、Q'=0的状态称1状态，Q=0、Q'=1的状态称0状态SD称为置位端或置1输入端，RD称为复位端或置0输入端。1、由或非门组成的SR锁存器电路结构G1vI1vO1G2vI2vO2G1G2RDQSD(b)电路结构Q'SDRDQQ工作原理RDSDQ0111001①不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。SD端称为触发器的置1端或置位端。而且SD=1信号消失后，电路的1状态得以保持。SDRDQQRDSDQ011②不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。RD端称为触发器的置0端或复位端。RD=1信号消失后，电路保持0状态不变。10001101端（原端）0端（非端）SDRDQQ0010③RD=0、SD=0时：根据或非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。RDSDQ01110000不变1010SDRDQQ1100RDSDQ01110000不变11不定？④RD=1、SD=1时：Q=Q=0，不符合触发器的逻辑关系。并且由于或非门延迟时间不可能完全相等，在两输入端的1同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，即在正常工作时输入信号应遵守RDSD=0，这就是基本SR触发器的约束条件。SDRDQQ*功能00000101Q*=Q保持10010111Q*=1置101001100Q*=0置01101110*0*不允许特性表（真值表）现态(初态、原态)：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。(新态)次态：触发器接收输入信号之后所处的新的稳定状态。将含有状态变量(Q)的真值表称为特性表。(a)电路结构SDQRDQ'(b)图形符号SRSDRDQQ'电路组成和逻辑符号信号输入端，低电平有效。信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态2、由与非门组成的基本SR锁存器SDRDQQ工作原理1001①不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。RD端称为触发器的置0端或复位端。RDSDQ010SDRDQQ②不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。SD端称为触发器的置1端或置位端。RDSDQ0101010110SDRDQQ1110③根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。10RDSDQ01010111不变SDRDQQ0011？④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，在正常工作时输入信号应遵守SR=0,这就是基本SR触发器的约束条件。RSQ01010111不变00不定RD′SD′QQ*功能0000011*1*不允许01001100Q*=0置010010111Q*=1置111011101Q*=Q保持特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。二、动作特点在SR锁存器中，输入信号直接加在输出门上，所以输入信号在全部作用时间里(即SD或RD为1的全部时间)，都能直接改变输出端Q和Q的状态。把SD(SD)称作直接置位端，把RD(RD)称作直接复位端，把SR锁存器称作直接置位、复位触发器。例5.2.1图(a)示SR锁存器电路中，已知SD和RD的电压波形如图(b)所示，试画出Q和Q端对应的电压波形。RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。在数字系统中，为协调各部分的动作，常要求某些触发器在同一时刻动作，就必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。把这个输入信号称作时钟信号，记作CLK。把受时钟信号控制的触发器统称为时钟触发器，以区别于SR锁存器。1、同步SR触发器SCLKR1SC11RQQ'(b)国标符号一、电路结构与工作原理5.3电平触发的触发器G1G2G3G4SCLKRQQ'(a)逻辑电路CLKRSQQ*功能0×××QQ*=Q保持1000100101Q*=Q保持1010101111Q*=1置11100110100Q*=0置0111011111*1*不允许特性表CLK=1期间有效主要特点波形图（1）时钟电平控制。在CLK＝1期间接收输入信号，CLK＝0时状态保持不变，与SR锁存器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。CLKRSQQ'不变不变不变不变不变不变置1置0置1置0不变2、带异步置位、复位端的同步SR触发器需要在时钟信号到来之前将触发器预置为指定的状态，因此在使用的同步SR触发器电路上设置专门的异步置位输入端S'D和异步复位输入端R'D。S'DSCLKRR'DS1SC11RRQQ'(c)国标符号触发器在时钟信号控制下正常工作时应使S'D和R'D处于高电平。用S'D或R'D将触发器预置位或复位应在CLK=0下进行。RD'SD'G1G2G3G4SCLKRQQ'(a)逻辑电路二、动作特点由于在CLK=1的全部时间里,S和R信号都能通过门G3和G4加到SR锁存器上，所以在CLK=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。如果在CLK=1的期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，降低了电路的抗干扰能力。t0CLKt0St0Rt0Q't0Q(b)电压波形图例5.3.1已知同步RS触发器的输入信号波形如图示，试画出Q和Q'端的电压波形。设触发器的初始状态为Q=0。G1G2G3G4SCLKRQQ'(a)逻辑电路D型锁存器(或双稳态锁存器)D为数据输入端，CLK为控制端。CLK=1时，输出端状态随输入端的状态而改变，CLK=0时，输出状态保持不变。适用于单端输入信号的场合。(a)电路结构(b)图形符号例5.3.2已知同步D触发器的输入信号波形如图示，试画出Q和Q'端的电压波形。设触发器的初始状态为Q=0。5.4脉冲触发的触发器——希望在每个CLK周期里输出端的状态只能改变一次。1、主从SR触发器工作原理从触发器的状态保持不变。10一、电路结构与工作原理（1）接收输入信号过程CLK=1时：主触发器控制门G7、G8打开，接收输入信号R故主触发器根据S和R的状态翻转，而从触发器控制门G3、G4封锁，、S，10CP下降沿到来时有效∴在CLK的一个变化周期中触发器输出端的状态只能改变一次。因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。（2）输出信号过程CLK下降沿到来时，主触发器控制门G7、G8封锁，在CLK=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CLK=0期间，无论S、R的状态如何改变，主触发器的状态不变，主从RS触发器的特性表×CLK不允许1*1*110111Q*=0置000010011Q*=1置111100101Q*=Q保持Q01×××000001功能Q*SRQ逻辑符号电路特点R和S不能同时为1。“”表示“延迟输出”，CLK高电平有效时,CLK返回0后输出状态才改变。主从RS触发器采用主从从根本上解决了输入信号直接控制输出端的即克服了CLK=1期间问题，触发器输出状态可能多次翻转的问题，具有CLK＝1期间接收输入信号，CLK下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CLK＝1期间，输入信号控制结构，t0CLKt0St0Rt0Qm123456t0t0Qt0Q'mQ'例：已知主从RS触发器的输入信号波形如图示，试画出Q′和Q端的电压波形。设触发器的初始状态为Q=0。2、主从JK触发器工作原理若J=1、K=0，则CLK=1时主触发器置1，待CLK=0后从触发器随之置1，即。若J=0、K=1，则CLK=1时主触发器置0，待CLK=0后从触发器随之置0，即。JK1Q0Q2、主从JK触发器工作原理若J=K=0，则门G7、G8被封锁，触发器保持原状态不变，即。若J=K=1，则CLK下降沿到达后触发器将翻转为与初态相反的状态，即。JKQQQQ特性表CLKJKQ时序图×CLKQ*=Q′翻转10110111Q*=0置000010011Q*=1置111100101Q*=Q保持Q01×××000001功能Q*JKQ电路特点逻辑符号①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CLK＝1期间接收输入信号，CLK下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。③存在一次变化问题。具有多输入端的主从JK触发器二、动作特点（1）触发器的翻转分两步：在CLK=1期间主触发器接收输入端（S、R或J、K）的信号，被置成相应的状态，而从触发器不动；CLK下降沿到来时从触发器按照主触发器的状态翻转，所以Q、Q'端的状态改变发生在CLK的下降沿。（2）因为主触发器是一个同步SR触发器，所以在CLK=1的全部时间里输入信号都将对主触发器起控制作用。注意：在CLK=1期间输入信号发生过变化后，CLK下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CLK=1期间里输入信号的变化过程才能确定触发器的状态。JK一旦翻转就不能回到原来的状态。对于主从JK触发器，在CLK=1的全部时间主触发器都可以接受输入信号。而且由于Q、Q′端接到了输入门上，所以在Q=0时主触发器只能接受置1输入信号，在Q=1时主触发器只能接受置0输入信号。结果是在CLK=1期间主触发器只能翻转一次，01101010011110但在主从SR触发器中，由于没有Q、Q′端接到输入端的反馈线，所以CLK=1期间S、R状态多次改变时，主触发器状态也会随着多次翻转。沿到达时触发器的状态。使用主