第5章8位CISC计算机设计

现代计算机组成原理潘明潘松编著科学出版社第5章8位CISC计算机设计5.18位CPU结构图4-1CPU组成部件逻辑结构图5.18位CPU结构图5-18位CPU的结构5.18位CPU结构1．运算部件(1)输入逻辑。(2)算术/逻辑运算部件ALU。(3)输出逻辑。2．寄存器组由R0、R1、R2所组成3．指令寄存器--IR4．程序计数器--PC5．地址寄存器--AR5.18位CPU结构6．标志寄存器F进位位Fc：运算后如果产生进位，将Fc置为1；否则将Fc清为0。零位Fz：运算结果为零，将Fz置为1，否则将Fz清为0。7．微命令产生部件8．时序系统周期、节拍、脉冲等信号称为时序信号5.2指令系统的结构及功能的确5.2.1．模型机指令系统一条指令必须包含下列信息操作码操作数的地址操作结果的存储地址下一条指令的地址位76543210功能OP-CODErsrd表5-1指令的基本格式源寄存器目的寄存器5.2指令系统的结构及功能的确5.2.1．模型机指令系统表5-2寄存器操作数rs或rd选定的寄存器000110R0R1R25.2指令系统的结构及功能的确5.2.1．模型机指令系统表5-3模型机指令系统，及其指令编码形式助记符机器指令码Addr地址码功能说明INADDaddrSTAaddrOUTaddrJMPaddr00H10HXXH20HXXH30HXXH40HXXH“INPUT”中的数据→R0R0+[addr]-R0R0-[addr][addr]-BUSaddr→PC5.2指令系统的结构及功能的确5.2.2．拟定指令流程和微命令序列1．微程序控制概念（1）微命令和微操作微命令和微操作是一一对应的（2）微指令、微地址微操作码字段，又称操作控制字段，该字段指出微指令执行的微操作；微地址码字段，又称顺序控制字段，指出下一条要执行的微指令的地址。（3）微周期（4）微程序5.2指令系统的结构及功能的确5.2.2．拟定指令流程和微命令序列1．微程序控制概念（1）微命令和微操作（2）微指令、微地址微操作码字段，又称操作控制字段，该字段指出微指令执行的微操作；微地址码字段，又称顺序控制字段，指出下一条要执行的微指令的地址。（3）微周期（4）微程序5.2指令系统的结构及功能的确5.2.2．拟定指令流程和微命令序列2．微指令格式（1）水平型微指令（2）垂直型微指令（3）水平型微指令与垂直型微指令的比较控制字段判别测试字段下址字段执行一条指令的时间短执行时间长垂直型微指令水平型微指令并行操作能力强，效率高，灵活性强较差解释指令的微程序，微指令字比较长，但微程序短微指令字比较短而微程序长难度较大机器指令比较相似，相对容易设计5.2指令系统的结构及功能的确5.2.2．拟定指令流程和微命令序列3．模型机的微指令表5-424位微代码定义5.2指令系统的结构及功能的确5.2.2．拟定指令流程和微命令序列3．模型机的微指令表5-5A、B、C各字段功能说明5.2指令系统的结构及功能的确5.2.2．拟定指令流程和微命令序列4．微指令的执行方式5．时序安排6．拟定指令流程和微命令序列7．形成控制逻辑5.2指令系统的结构及功能的确5.2.3微程序设计图5-2微程序流程图5.2指令系统的结构及功能的确5.2.3微程序设计1．IN指令BUS←SW；R0←BUSR0←SW2．ADD指令R0←R0+（MEM）AR←PC，PC←PC+1；以AR的内容作为取操作数的地址BUS←RAM，AR←BUS；AR指向存放操作数的RAM单元BUS←RAM，DR2←BUS；RAM中的数据通过BUS送DR2DR1←R0R0←（DR1）+（DR2）5.2指令系统的结构及功能的确5.2.3微程序设计3．STA指令4．OUT指令AR←PC，PC←PC+1；以PC的内容作为存数据的地址BUS←RAM，AR←BUS；AR指向存放操作数的RAM单元BUS←RAM，DR1←BUSBUS←R0，RAM←BUSAR←PC，PC←PC+1；以PC的内容作为存数据的地址BUS←RAM，AR←BUS；AR指向存放操作数的RAM单元OUT←DR15．JMP指令AR←PC，PC←PC+1；以PC的内容作为取数据的地址BUS←RAM，PC←BUS；将RAM内容送PC，实现程序转移5.38位CPU的硬件系统设计（1）用图形编辑工具设计模型CPU的顶层电路原理图。（2）根据微程序的微操作，对于所需的控制信号，确定微指令，并确定微地址。（3）微程序流程图按微指令格式转化为“二进制微代码表”。（4）设计控制存储器LPM_ROM。（5）对模型CPU的整机硬件电路进行编译、波形仿真和调试。（6）根据仿真波形，查找故障原因，排除故障，重新编译。（7）将编译通过的电路和应用程序下载到实验台上的FPGA中，在实验台上单步跟踪微程序的执行过程。（8）最终完成模型CPU的硬件电路设计和应用程序及微程序的设计和调试。5.38位CPU的硬件系统设计图5-38位CPU的顶层设计电路原理图5.3.1CPU顶层设计图5-4微指令流程图5.3.2取指令和指令译码表5-6微代码表5.3.3设计微代码表ABC0000000001101000000011020000000010300000000104000000001050000000110610010001107000000001100000000001100000001112000000011130000000111400000001115000000011160000000011700000000120000000011210000000112200000001123000000011240000011002500000001026000000001微地址微指令S3S2S1S0MCNWEA9A8uA5-uA001811001ED8200C04800E00400B00501A206919A0100E00D00100101ED8301ED8701ED8E01ED9603820100E00F00A01501ED9201ED9401ED94018001062011010A0100D1810001101001100110100011100011101101101100001100101101100100000100001010001100000000000101010000001101101101100010000001101100000000001010001001100010000000000000000001101101101100000000001101100000000000001100100000000100010000001000001010001100000010011010000010000110001110011100101100000010011110101010100100101000100000000010100010000010000015.38位CPU的硬件系统设计5.3.4建立数据通路图5-5模型机CPU的数据通路框图5.38位CPU的硬件系统设计5.3.5运算器ALU的设计图5-6微程序控制的基本原理图5.3.6控制执行单元5.38位CPU的硬件系统设计5.3.7在模型CPU中的软件执行表5-7示例程序模型机的指令及编码形式地址（16进制）内容（16进制）助记符说明0000IN“INPUT”→R0，键盘输入数据0110ADD[0AH][R0]+[0AH]→R0020A0320STA[0BH][R0]→[0BH]040B0530OUT[0BH][0BH]“OUTPUT”，显示输出数据060B0740JMP[08H][09H]→PC，以[08H]内容为转移地址080009000A34DB34H被加数（自定）0BXX求和结果5.3.7在模型CPU中的软件执行图5-7输入指令IN的执行过程5.3.7在模型CPU中的软件执行表5-8微指令执行情况5.38位CPU的硬件系统设计5.3.7在模型CPU中的软件执行图5-8加法指令ADD的执行过程5.3.8模型CPU的硬件仿真图5-9模型CPU的仿真波形5.3.8模型CPU的硬件仿真图5-10执行一个周期循环程序的全部仿真波形5.38位CPU的硬件系统设计5.3.8模型CPU的硬件仿真图5-11模型CPU使用FPGA资源报告5.4具有移位功能的CPU设计5.4.1移位运算器的VHDL设计图5-12移位运算器实体结构5.4具有移位功能的CPU设计5.4.1移位运算器的VHDL设计图5-13移位运算器的仿真波形5.4具有移位功能的CPU设计5.4.2移位运算器与ALU的结合设计图5-14带移位运算的CPU数据通路框图DR0DR1MS3S2S1S0MCnT4SFT_BALU_BLDDRLDDRPCW/RRAMLDPCLDARLOADOUTPUTPC_BW/RLED_B地址总线R0_BR2R1R0时序微控制器IRLDIRW/R控制信号SW_BINPUTR1_BR2_BLDR0LDR1LDR2ARCPUALU数据总线SHIFTER5.4具有移位功能的CPU设计5.4.2移位运算器与ALU的结合设计图5-15移位寄存器的辅助电路5.4具有移位功能的CPU设计5.4.2移位运算器与ALU的结合设计（a）Fc、Fz控制电路内部结构(b)Fc、Fz组合后的模块图5-16Fc、Fz组合控制电路5.5含更多指令的CPU模型机设计5.5.1指令系统的格式1．数据格式：76543210符号尾数2．指令格式（1）算术逻辑指令76543210OP-CODErsRdRs或rd选定的寄存器000110R0R1R25.5含更多指令的CPU模型机设计（2）访问指令及转移指令7654321000MOP-CODERdD寻址模式M有效地址E说明00011011E=DE=（D）E=（RI）+DE=（PC）+D直接寻址间接寻址RI变址寻址相对寻址5.5含更多指令的CPU模型机设计（3）I/O指令76543210OP-CODEaddrRd（4）停机指令76543210OP-CODE0000图5-17具有移位功能的模型CPU电路原理图5.5含更多指令的CPU模型机设计5.5.2寻址方式确定四种寻址方式直接寻址间接寻址变址寻址相对寻址16条基本指令算术逻辑指令7条访问内存指令和程序控制指令4条输入/输出指令2条其他指令1条5.5含更多指令的CPU模型机设计5.5.3微程序控制流程图设计RAM→BUSBUS→ARRAM→BUSBUS→Rd01PC→ARPC+1RAM→BUSBUS→IR01↓01ED8202↓00C05020↓01ED83P(1)↓PC→ARPC+120↓01ED83PC→ARPC+121↓01ED85PC→ARPC+122↓01ED8DPC→ARPC+123↓01EDA6SW→BUSBUS→Rd24↓001001Rd→LED25↓030410STOP26↓018016ALU→BUSBUS→Rd27↓3D9A01RAM→BUSBUS→DR003↓00A004RAM→BUSBUS→AR05↓00E006RAM→BUSBUS→DR015↓00A00E46↓00A02704↓00E0A0RAM→BUSBUS→DR006↓00A007(R1)→DR116↓01B60FPC→BUSBUS→DR147↓01BC28RAM→BUSBUS→AR07↓00E0A050↓95EA2917↓95EA2545↓95AAA0DR1+DR0→BUS→DR051↓95AAA0↓↓01010101P(2)↓↓40↓009001Rd→BUSBUS→RAM41↓028401DR0→BUSBUS→PC42↓01DB8143↓0180E4P(3)↓4464↓F9DB81DR0→BUSBUS→PC4401800101010101NYDR1+DR0→BUS→DR0DR1+DR0→BUS→ARDR1+DR0→BUS→ARRAM→BUSBUS→DR000(直接）01(间接)10(变址)11(相对)INOUTHLTCLRMOVAD