第4章 主存储器讲解

第4章主存储器4.1主存储器处于全机中心地位4.2主存储器分类4.3主存储器的主要技术指标4.4主存储器的基本操作4.5读/写存储器4.6非易失性存储器4.7DRAM的研制与发展（略）4.8半导体存储器的组成与控制4.9多体交叉存储器学习目的1.了解主存储器处于全机中心地位、主存储器分类、主存储器的主要技术指标、主存储器的基本操作。2.掌握、存储器的组成、读/写过程的时序和再生产生的原因和实现方法。3.掌握半导体存储器的组成与控制，了解多体交叉存储器的原理和编码方法。本章重难点重点：1.静、动态存储元的读/写原理，再生产生的原因和实现方法。2.存储器的字扩展、位扩展方式，存储器组成与控制。难点：1.静、动态存储元的读/写原理。2.存储器组成与控制。4.1主存储器处于全机中心地位1.正在运行的程序和数据存放于存储器中。CPU直接从存储器取指令或存取数据。2.采用DMA技术或输入输出通道技术，在存储器和输入输出系统之间直接传输数据。3.多处理机系统采用共享存储器来存取和交换数据1、存储器：是计算机系统中的记忆设备，用来存放程序和数据。2、存储元：存储器的最小组成单位，用以存储1位二进制代码。3、存储单元：是CPU访问存储器基本单位，由若干个具有相同操作属性的存储元组成。4、单元地址：在存储器中用以表识存储单元的唯一编号，CPU通过该编号访问相应的存储单元。5、字存储单元：存放一个字的存储单元，相应的单元地址叫字地址。6、字节存储单元：存放一个字节的存储单元，相应的单元地址叫字节地址7、按字寻址计算机：可编址的最小单位是字存储单元的计算机。8、按字节寻址计算机：可编址的最小单位是字节的计算机。9、存储体：存储单元的集合，是存放二进制信息的地方几个基本概念存储器各个概念之间的关系单元地址00…0000…01........XX…XX存储单元存储元存储容量存储体4.2存储器分类1.按存储介质分半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。2.按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。3.按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。4.按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。5.按在计算机系统中的作用分根据存储器在计算机系统中所起的作用，可分为:主存储器、辅助存储器、高速缓冲存储器、控制存储器等。半导体存储器只读存储器ROM随机读写存储器RAM掩膜ROM可编程ROM（PROM）可擦除ROM（EPPROM）电擦除ROM（E2PROM）静态RAM（SRAM）动态RAM（DRAM）半导体存储器4.3主存储器的主要技术指标主存储器的主要性能指标:主存容量、存储器存取时间和存储周期时间。1.存储容量：按字节或按字寻址，容量为多少字节，单位：KB（210），MB（220），GB（230）；地址线数决定最大直接寻址空间大小（n位地址：2n）。2.存取时间（存储器访问时间）(或读/写时间)：（memoryaccesstime）指启动一次存储器操作到完成该操作所经历的时间。*读出时间：指从CPU向MEM发出有效地址和读命令开始，直到将被选单元的内容读出为止所用的时间。*写入时间：指从CPU向MEM发出有效地址和写命令开始，直到信息写入被选中单元为止所用的时间。3.存储周期时间（又称读/写周期，或访问周期）：CPU连续启动两次独立的存储器操作所需间隔的最小时间。（目前一般存储器可达几纳秒（ns））4.4主存储器的基本操作主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。主存储器和CPU的连接是由总线支持的，连接形式如图4．1所示。CPU与主存之间采取异步工作方式，以ready信号表示一次访存操作的结束。AR：地址寄存器DR：数据寄存器读（取）操作：从CPU送来的地址所指定的存储单元中取出信息，再送给CPU。（1）地址-AR-ABCPU将地址信号送至地址总线（2）ReadCPU发读命令（3）WaitforMFC等待存储器工作完成信号（4）(AR)-DB-DR读出信息经数据总线送至CPU写（存）操作：将要写入的信息存入CPU所指定的存储单元中。（1）地址-AR-ABCPU将地址信号送至地址总线（2）数据-DR-DBCPU将要写入的数据送到数据总线（3）WriteCPU发写信号（4）WaitforMFC等待存储器工作完成信号4.5读/写存储器(即随机存储(RAM))存储器工艺双极型MOS型TTL型ECL型速度很快、功耗大、容量小电路结构PMOSNMOSCMOS功耗小、容量大（静态MOS除外）工作方式静态MOS动态MOSECL:发射集耦合逻辑电路的简称存储信息原理动态存储器DRAM（动态MOS型）：依靠电容存储电荷的原理存储信息。功耗较小,容量大,速度较快,作主存。静态存储器SRAM（双极型、静态MOS型）依靠双稳态电路内部交叉反馈的机制存储信息。功耗较大,速度快,作Cache。SRAM：利用双稳态触发器来保存信息，只要不断电，信息是不会丢失的，因为其不需要进行动态刷新，故称为“静态”存储器。DRAM：利用MOS电容存储电荷来保存信息，使用时需要给电容充电才能使信息保持，即要定期刷新。字选择线位线2位线1一.SRAM:MOS静态存储器的存储单元（1bit）VssT1T2T6T5T3T4VGGVDDABT1~T6:构成一个记忆单元的主体，能存储一位二进制信息。其中：T1、T2－存储二进制信息的双稳态F/F.T3、T4:是T1、T2的负载管T5、T6：构成门控电路电路中有一条字线：用来选择这个记忆单元。有两条位线：用来传送读写信号。A＝1，B＝0：T1止，T2通，记忆单元存储“0”A＝0，B＝1：T1通，T2止，记忆单元存储“1”字线＝“0”，记忆单元未被选中，T5、T6止，F/F与位线断开，原存信息不会丢失，称保持状态。字线＝“1”，记忆单元被选中，T5、T6通，可进行读、写操作。（1）读操作•因为T5、T6通＝＞则A、B点与位线1、位线2相连。•若记忆单元为“1”＝＞A＝0，B＝1。＝＞T1通，T2止，则位线1产生负脉冲。•若记忆单元为“0”＝＞A＝1，B＝0＝＞T1止，T2通，则位线2产生负脉冲。这样根据两条位线上哪一条产生负脉冲判断读出1还是0。字线＝“1”，记忆单元被选中，T5、T6通，可进行读、写操作。（2）写操作•若要写入“1”，则使位线1输入“0”，位线2输入“1”，它们分别通过T5、T6管迫使T1通、T2止＝＞A＝0，B＝1，使记忆单元内容变成“1”，完成写“1”操作•若要写入“0”，则使位线1输入“1”，位线2输入“0”，它们分别通过T5、T6管迫使T1止、T2通＝＞A＝1，B＝0，使记忆单元内容变成“0”，完成写“0”操作•在该记忆单元未被选中或读出时，电路处于双稳态，F/F工作状态由电源VDD不断给T1、T2供电，以保持信息，但是只要电源被切断，原存信息便会丢失，这就是半导体存储器的易失性。图4.3是用图4.2所示单元组成的16X1位静态存储器的结构图。T1~T6:存储单元（1bit）16个存储单元排列成4*4矩阵的形式，每个存储单元被连接到不同字线、列线的交叉处，并加上读/写控制电路，用地址编译器提供字线、列线选择信号。要访问16个存储单元，需要4位地址A0~A3,A0~A1:行地址，经X译码器产生4个译码信号来选择4行。A2~A3:列地址，经Y译码器产生4个译码信号来选择4列。这样用4位地址A0~A3可选中行、列交叉处的存储单元。为了用Y译码信号选择一列，在每个存储单元处加两个MOS管T7、T8。用于选择把指定列的全部存储单元的T5、T6管与该列的位线1、位线2连接，而其他各列的全部存储单元都与对应列的位线1、位线2断开。当一个存储单元被选中，它的字线使该存储单元的T5、T6管导通。列线把该存储单元的T7、T8管导通。若，执行写操作，写入数据DIN，经T5、T6、T7、T8，写入F/F。若，执行读操作，F/F的状态经T5、T6、T7、T8和位线1、位线2，送入读出放大器，得到读出数据信号Dout.0WE1WE1K*1位1k=210,需要10根地址线。A0~A4:X地址译码器A5~A9:Y地址译码器组成32*32的存储矩阵控制端：：　未选＝，＝：　允许读＝，＝：　允许写＝，＝：允许写片选　　　xCSWE1CS1WE0CS0WE0CSWE:1KbitSRAM2.SRAM存储器的组成一个SRAM存储器由存储体、读写电路、地址译码电路和控制电路等组成。•一个基本存储电路只能存储一个二进制位。•将基本的存储电路有规则地组织起来，就是存储体。•存储体又有不同的组织形式：将各个字的同一位组织在一个芯片中；将各个字的4位组织在一个芯片中，如：21141K×4；将各个字的8位组织在一个芯片中，如：61162K×8；如图所示：存储体将4096个字的同一位组织在一个集成片中；需16个片子组成4096×16的存储器；4096通常排列成矩阵形式，如64×64，由行选、列选线选中所需的单元。(1)存储体(2)地址译码器单译码方式——适用于小容量存储器中，只有一个译码器。双译码方式——地址译码器分成两个，可有效减少选择线的数目。x1x64(3)驱动器双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。(4)I/O电路处于数据总线和被选用的单元之间，控制被选中的单元读(5)片选在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。(6)输出驱动电路为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。3.SRAM存储器芯片实例Intel2114——1024×4的存储器：•4096个基本存储单元，排成64×64(64×16×4)的矩阵；•需10根地址线寻址；•X译码器输出64根选择线，分别选择1-64行；•Y译码器输出16根选择线，分别选择1-16列控制各列的位线控制门。Intel2114——1K×4SRAM(64164)4.开关特性（1）读周期的参数片选信号先建立地址先建立地址读数时间片选读时间片禁止到输出的传输延时地址对片选的建立时间•地址读数时间taAdr当CS=0时，自地址(Adr)建立/开始，到得到读出数据所需的时间，称为地址读数时间。•片选读时间taCS设地址信息在CS=1期间已建立，则从CS负跳变开始到得到读出数据所需的时间称为片选读数时间。•片禁止到输出的传输延迟tPLHCS→Dour它是自CS正跳变到达至输出变为“1”所需的时间。•地址对片选的建立时间tsuAdr→CS如果地址在CS=1期间变化，则为了能在CS负跳变到达后按地址读出数据，地址的变化应提前在CS负跳变到达前进行。所需提前的最短时间称tsuAdr→CS（2）写周期的参数地址对写允许的建立时间地址对写允许的保持时间片选对写控制的建立时间片选对写控制的保持时间输入数据对写允许的保持时间输入数据对写允许的建立时间最小写允许宽度•地址对写允许WE的建立时间tsuAdr存储器一般不允许地址在WE=0期间有变化。若在WE=0期间地址有变化，那么片内地址译码器的输出会因译码器内部的竞争现象而使一些无关的单元也写入数据。为此，一般都要求地址的建立应提前在WE=0到达前(即WE=1)进行。所需提前的最短时间称为tsuAdr•地址对写允许WE的保持时间thAdr在写允许WE撤除后(即WE=1)，地址必须保持一段时间不变，这段最短的保持时间称为thAdr，又称写恢复时间。•片选对写控制的建立时间tsuCS和保持时间thCS存储器中CS的变化一般总是在WE=1期间进行。•输入数据对写允许的建立时间t