第3章答案

答案3.1写出如图题3.1所示电路对应的真值表。图题3.1电路解：（a）图a中标注X、Y、Z、W，如下图：则X=AB，Y=AB，Z=BC，W=XYZ，则L=CW=CXYZ=C+(XYZ)=C+AB+AB+BC=(C+BC)+AB+AB=C+B+AB+AB=C+B+AB=C+B+A。得图（a）的真值表如下：ABCL00010011010101111000101111011111（b）图b中，2LABCABC=()ABCBC，12LLABCABCABCABCABCABCABCABC，得真值表如下：ABC1L2L00011001100101001111100101011011010111003.2组合逻辑电路及输入波形（A、B）如图题3.2所示，试写出输出端的逻辑表达式并画出输出波形。图题3.2电路及输入波形解：由图得L=AB+AB=AB，可知AB取相同值时L为1，取不同值时L为0，据此可画出对应的波形图，图略。3.3设有四种组合逻辑电路，它们的输入波形A、B、C、D如图题3.3（a）所示，其对应的输出波形为W、X、Y、Z如图题3.3（b）所示，试分别写出它们的简化逻辑表达式。图题3.3输入和输出波形解：根据波形图列出真值表如下：ABCDWXYZ00000110000111110010110000111101010001000101101001101011011100001000001010010100101010011011110111001000110110011110011111110101分别画出W、X、Y、Z的卡诺图如下：从而得出，W=BCACDABCACD，X=BDABABCACDY=ACDBCDBCDZ=ACABDBCDABD3.4试分析图题3.4所示逻辑电路的功能。图题3.4电路解：由图显然可得L=()()ABCD列出真值表如下：ABCDLABCDL00000100010001110010001011010000110101110100111000010101101101100111010111111110从真值表中可知当ABCD中出现奇数个1时，L为1，出现偶数个1时L为0，所以图示为一奇校验电路。3.5试分析图题3.5所示逻辑电路的功能。图题3.5电路解：由图，1LABAB3LABAB213()()()()LLLABABABABABABABAB313()()()()LLLABABABABABABABAB=AB列出真值表如下：ABL1L2L300010010011010011010从真值表中可知A与B相同时对应的L1L2L3相同，AB时L1L2L3=(001)，AB时，L1L2L3=(100)，所以图示为一位数比较电路。3.6试分析图题3.6所示逻辑电路的功能。图题3.6电路解：由图可得，S=iABC()()oiiCABCABABCAB显然，这是一个一位数全加器电路，其中A和B分别为加数和被加数，Ci为低位进位数，S为全加和，Co为高位进位数。3.7试分析图题3.7所示逻辑电路的功能。图题3.7电路解：由图可得，000SAB000CAB1110SABC111011()CABCAB图中，半加器的进位数作为了全加器的低位进位数，所以图示为一个两位数的全加器。3.8试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0；输入大于等于3时，输出为1。解：列出真值表如下：ABCL00000010010001111001101111011111由真值表画出卡诺图如下：得L=A+BC=ABC，画出逻辑电路图如下：3.9试设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1。可以采用各种逻辑功能的门电路来实现。解：列出真值表如下：ABCDLABCDL00001100000001010011001001010100111101100100011001010111101001101111000111011111L=()()ABCD，画出电路如下：3.10某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用2输入与非门设计该表决电路。解：设教练是A，三位球迷分别是BCD，表决结果为L，列出真值表如下：ABCDLABCDL00000100000001010011001001010100110101110100011001010101101101100111010111111111画出卡诺图如下：得L=AB+AD+AC+BCD=()()ABADACBCDABDCABD()()ABDCABD()()ABDCABD画出电路图如下：3.11某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的2倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。解：列出真值表如下：ABCXY0000000101010100110110010101011100111111从真值表可得：X=ABCABCABC，Y=C+AB，画出电路图如下：3.12用译码器74138和适当的逻辑门实现函数F＝A－BC＋AB－C＋ABC－＋ABC。解：将F表示成与非-与非的形式，得3567FABCABCABCABCABCABCABCABCFFFF设A=A2，B=A1，C=A0，则用译码器74138和一个非门能实现函数F。如下图所示：3.13试用一片74138实现函数F（A，B，C，D）＝ABC－＋ACD。解：由表达式可知，当A为0时，F恒为0；当A为1时，F的值取决于BCD的值，从而可得，()FABCCD=()ABCDBCDBCDBCD=()ABCDBCDBCDBCD=3457()AFFFF因此，可设A=S1，B=A2，C=A1，D=A0，F函数的实现如下图：3.14试用一片74x154译码器和必要的与非门，设计一个乘法器电路，实现2位二进制数相乘，并输出结果。74x154示意如图题3.14所示。图题3.1474x154示意解：设定E0、E1有效（低电平有效），可列出74x154真值表如下：输入输出A3A2A1A00Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15Y00000111111111111111000110111111111111110010110111111111111100111110111111111111010011110111111111110101111110111111111101101111110111111111011111111110111111111000111111110111111110011111111110111111101011111111110111111011111111111110111111001111111111110111110111111111111110111110111111111111110111111111111111111110设A3、A2分别为被乘数的高位和低位，A1、A0分别为乘数的高位和低位。则，F=(A3A2)B(A1A0)B，F的最大乘积为（1001）B，用四位表示即可。分别用F3，F2，F1，F0表示F的高位到低位，则可列出F的真值表如下：输入输出A3A2A1A0F3F2F1F000000000000100000010000000110000010000000101000101100010011100111000000010010010101001001011011011000000110100111110011011111001可得33210321015FAAAAAAAAY2321032103210101114FAAAAAAAAAAAAYYY1321032103210321032103210FAAAAAAAAAAAAAAAAAAAAAAAA679111314YYYYYY0571315FYYYY画出电路图如下：3.15七段显示译码电路如图题3.15（a）所示，对应图题3.15（b）所示输入波形，试确定显示器显示的字符序列是什么。图题3.15电路及输入波形解：由图，LE低电平时输出有效，LE高电平时无输出。根据波形图，可以得到如下部分真值表：输入输出显示数字LEA3A2A1A0abcdefg000001111110000001011000010011011110016010011110011900100011001141****0000000全灭因此，对应图题（b）所示输入波形，显示器显示的字符序列是0,1,6,9,4.3.16试用4选1数据选择器74153产生逻辑函数F（A，B，C）＝∑m（1，2，6，7）。解：由于函数F有3个输入信号，而4选1选择器只有两个地址输入端，所以可设A=A1，B=A0。变换F可得F=ABACCCBABABC01ABACBCBAAB可将C和C信号对应到选择器地址相对应的数据端，F可表示成F=100101102103AADAADADAAAD所以，只要D0=C，D1=C，D2=0，D3=1即可实现函数F。画出电路图如下：3.1774HC151的连接方式和各输入端的输入波形如图题3.17所示，画出输出端Y的波形。图题3.17电路及输入波形解：根据74HC151的功能，在EN有效时（低电平有效，即E=0），可得02112123040120102012SSSSSSSSSSYDSDSDSSDSD025016012712SSSSDSSDSSSD由图知S0=A,S1=B,S2=C,D0=A0,D1=1,D2=A2,D3=0,D4=0A,D5=0,D6=2A,D7=1，因此可得0200ABCABCABCAABCABCAYA202020ABCABCAABCABCAABCABCAABCAABCAABC得波形对应的部分真值表如下（EN有效，即E=0时）：输入输出ABCA0A2Y100110100001010100010011110010110110001001001101101100101010011110011000111001111101000010E=1时，Y输出0，E=0时，根据真值表可画出对应图(b)的Y的波形图，图略。3.18应用74151实现如下逻辑函数：（1）F＝AB－C－＋AB－C＋A－B－C（2）F＝A⊙B⊙C解：（1）将输入变量接至数据选择器74151的地址输入端，即使得A=A2，B=A1，C=A0.输出变量F接至数据选择器的输出端F。F的表达式已经是最小项的和形式，从而可得，D4=D5=D1=1，D0=D2=D3=D6=D7=0。画出电路图如下：（2）将F展开如下：((()())()())()FABCABABABABABBBCCABABCCABABCABCABABCABACABABCABCACABABC从而可得，D4=D2=D1=D7=1，D0=D3=D5=D6=0。画出电路图如下：3.19试设计一个8位相同数值比较器，当两数相等时，输出L＝1，否则L＝0。解：可用两片比较器7485串联来实现。画出电路图如下：3.20由4位数加法器74HC283构成的逻辑电路如图题3.20所示，M和N为控制端，试分析该电路的功能。图题3.20电路解：如图所示，可得B0=M，B1=MN，B2=&MN，B3=0。S=（S3S2S1S0）B