搜索
第1章高速电路基础要点1、高速电路的定义：数字逻辑电路的频率达到或超过50MHZ，而且工作在这个频率之上的电路占整个系统的1/3以上，就可以称为高速电路。2、高速信号实质：信号传输时间大于数字信号驱动端上升时间的1/2，则可以认为是高速信号并产生传输线效应，实质是，：传输时间小于上身时间的一半时，那么在本次信号状态改变前，接收端的反射信号就已经到达驱动端，不会引起逻辑错误，反之，大于一半时，接收端的反射信号就可能会与下一次驱动端的输出信号进行叠加，若反射信号很强，就可能会影响下一次输出的正常逻辑。3、高信号的确定：Tr表示信号上升时间，Tpd表示传输延迟，若Tr4Tpd,信号在安全区域，若2TpdTr≤4Tpd,信号在不确定区域，若Tr≤2Tpd，信号落在问题区域，设计需保证信号落在安全区域。4、传输线：传输线上由两个具有一定长度的导体组成的回路的连接线，有时也称延迟线，传输线上每一点都有不同的电势。（可以理解为机械波的振动，或电场吸纳促使电子移动导致电位变化模型，需要时间，故不同点电位不一致，不深按纠）5、传输线的确定：信号传输路径长度大于信号波长的1%，或接收端元器件是边缘敏感，或系统没有过冲和下冲容限，此时虚认为传输路径是传输线。（实质：边沿时间、波形变化时间、传输时间三者很接近时就必须考虑为传输线）零碎常识：(1)、PCB上走线等效电阻阻值约为0.25～0.55Ω(2)、空气电信号传播速度85ps/in，空气介电常数约为1，真空为1.(2)、FR4内层布线180ps/in，介电常数为4.5；外层：140～180,2.8～4.56、反射系数：ZL是当次传播负载端等效阻抗，ZO当次传播输出端等效阻抗。ρL=OLOLZZZZ+７、反射电压：反射系数乘ρL以输入电压Vi。即Vf=ρL*Vi注：上表达式是乘以输入电压，即得反射电压，不在需要与1或原始量进行加减运算。8、反射点电位：等于该点处初始电压加上反射电压：Uf=U0+Vf注：某点的电位等于改点原始电位加上反射电压，如果反射过几次则从第一次开始逐渐加，通过反射系数计算为正则加正值，为负则加负值。不要将反射电压与改点电位混淆。9、传输线效应：因为传输线引起的电路负面效应：（1）、反射信号（reflectedsignals,）(2)、延时和时序错误（Dealy&Timingerrors）(3)、多次跨域逻辑电平门限错误（FalseSwitching）(4)、过冲与下冲（Overshoot/undershoot）(5)、窜扰（crosstalk）(6)、电磁辐射（EMIradiation）零碎常识：1mil=0.001in=0.0254mm[1in=2.54cm=25.4mm]1OZ(盎司)=35.0um10、PCB叠层设计叠层设计要点：Ø敷铜层最好是对称成对设置，这有助于工艺上平衡结果要求，不平衡敷铜易导致PCB膨胀时翘曲变形。Ø每个信号层都能和至少一个敷铜层紧邻，这有助于阻抗控制盒提高信号质量。Ø缩短电源和地层的距离，可以降低降低电源的阻抗。Ø在高速情况下加入多余的底层来隔离信号层，但建议不要加电源层来隔离，因为电源层会带来较多的高频干扰噪声。1、单双面板设计注意点：Ø重要的信号线一定要紧靠底线。Ø布局是根据元器件特新划分区域，如对噪声敏感的元器件放在一起。Ø将包含关键信号（如时钟）元器件摆放在一起，高速信号之间，以及和其他信号之间保持一定的隔离。Ø如果有不同的地（模拟或信号），要分开处理，一般采用单点接地。Ø电源盒地线尽可能靠近，减少各种回路的面积。2、四层板设计注意点：四层板分为两种：均匀间距和非均匀间距（1）、均匀间距是指各层间距相等，优点在于电源盒地之间的间距很小，可以大幅度降低电源阻抗，提高电源的稳定性，缺点在于信号层阻抗高通常为105~130Ω。（2）、非均匀型：电源与地平面见采用填充材料，此时信号层能进行很好的阻抗控制且可以提高信号的质量，减少EMI，缺点是电源地间距大，耦合弱，阻抗增加，不过可以通过旁路电路改善。四层板推荐叠层方式：TOP-------------Singnal顶层信号层Inner1----------GND内电层Inner2----------POWER内电层BOTTOM----------Singnal2底层信号层3六层板设计：三层信号方案，也便于电源的阻抗控制（很常用）TOP------------------------Single1信号层1Inner1---------------------GND内电层地Inner2---------------------Single2信号层2Inner3---------------------Power内电层电源Inner4---------------------GND内电层地Bottom---------------------Single3信号层3四层信号方案，也便于电源的阻抗控制（应用较少）TOP------------------------Single1信号层1Inner1---------------------Power内电层地电源Inner2---------------------Single2信号层2Inner3---------------------Single3信号层3Inner4---------------------GND内电层地Bottom---------------------Single4信号层44八层板设计：TOP------------------------Single1信号层1Inner1---------------------GND内电层地Inner2---------------------Single2信号层2Inner3---------------------GND内电层地Inner4---------------------Power内电层电源Inner5---------------------Single3信号层3Inner6---------------------GND内电层地Bottom---------------------Single4信号层4包含两个最佳布线层，信号质量大幅度提升。零碎常识：（1）、低频时电流将沿着电阻最小路径传播，高频时沿电感最小路径传播（2）、去耦电容作用：当元器件内部门电路转换时，会在元件内部产生瞬间阻抗变化，导致电流的瞬时变化，为减少电源盒信号电压波动，使用去耦电容可以为这些瞬间变化的电流提供低阻抗回路。具体而言：当由高到底时，提供瞬间电压电流能量，而不需要从较远处的电源回路吸取电流（较远处电源存在更长的传播途径，更高的回路阻抗，越靠经路径短，等效阻抗低，且电容本身瞬时阻抗相对于电源也更小）；当由低变高时，电容起吸收作用，将原来流向开关管内部的参与能量吸收掉。因此不管是有高达到低还是由低到高，都提供了低阻抗回路。11、拟制电磁干扰的方法：良好叠层设计、良好接地、降低表层器件密度、布线上避免直角布线、远离PCB边缘、缩小PCB面积等。12、高速PCB布线基本原则：合理选择层数，减小高速器件引线弯折及长度，减少引线层间交叠（即减少过孔，过孔能带来0.5PF的分布电容，减少过孔能提高速度）、相邻层走线垂直减少串扰、重要信号进行包地处理、不能形成环路、每个集成电路附近设置高频去耦电容。13、提高电磁抗干扰的措施（见图片）14、过孔相关知识1、过孔深度超过钻孔直径的6倍时，无法保证孔壁能均匀镀铜，直径小于等于6mils的过孔，成为微孔。过孔寄生电容：孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：C=1.41εTD1/(D2-D1)过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例，一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps过孔寄生电感：L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω平板电容公式：平板式电容计算公式：C=ε*ε0*S/d;式中：电容C，单位F；相对介电常数；ε0真空介电常数8.86×10（-12方）单位F/m；面积S，单位平方米；极板间距d，单位米。总结：过孔的寄生电容一般在0.几的数量级，如0.3,0.5等，与过孔焊盘大小及板厚有关，过孔寄生电感一般在1nH左右级别15、当前PCB一般加工水平最小线宽：4mil(0.1mm),最小线间距等同线宽最小孔径：0.2mm(8mil)最小板厚：0.3mm16、阻抗匹配端接技术（1）、串行端接，一般串联短接是靠近源端，通过消除负载端反射回来的电压，阻止传输线的二次反射。优点：功耗低，形式简单，且有限流作用有助于地弹噪声和抗ESD特性。缺点：1):输出端阻抗可能会随输出状态、电压、频率、温度等变化，从而难以长期有效保持阻抗稳定匹配。2):且不能消除多个负载间反射（因串联电阻Rs的分压作用，在源端会出现半波幅度信号，会干扰其它负载点），不太适合于多负载型电路。3):增加了RC时间常数，减缓了负载端信号上升时间，不适合于很高速信号。总之：串联匹配一般适用于单个负载情况，有时也用于星型连接的多接收端（因星形是同时到达负载点，即便产生半波，影响小）。（2）、并行端接，分为如下5种形式1）、单电阻并行端接：选取电阻等于传输线阻抗，且越靠近终端越好，给电路带来Z0C/2的延迟，它能快速让突变的开关电流通过，适合于高速情况。缺点：功耗大；接地时下降沿快，接电源时，上升沿快致使波形占空比不平衡；降低输出时的高电平值。2）、戴维南并行端接：既加上拉又加下拉，弥补了单个电阻占空比不平衡的缺点，但是功耗太大了。并联值：21210*RRRRZ+=3)、并行交流端接：用串联的RC代替单电阻R，匹配了终端而且降低了损耗，但因有电容会延长电路上升时间，它常用于多接受端的情况，时钟线也经常使用这种匹配形式。4）、肖特基二极管端接：实质是用二极管进行钳位保护，起到限制过冲与下冲目的，起到端接作用，当信号存在振铃时，加入二极管很容易解决。优点在于不用考虑传输线阻抗就能起到阻抗匹配效果，缺点在于，二极管将振铃等噪声传给了电源或地没有彻底消除，同时二极管速度存在一定限制，从而不适用于素的特别高的系统。3)、差分对阻抗匹配（分为T型匹配和π型匹配，以及T型的RC模式）P4317、高速PCB走线拓扑结构典型的拓扑结构类型如下：（1）点到点拓扑结构，单一驱动器、单一接收器。只要在驱动端或接收端进行适当的阻抗匹配，便可以得到较好的信号完整性。（2）菊花链拓扑用最短的互连传输线把所有的缓冲器连接起来，从主驱动器开始，所有的缓冲器连接成链状。（3）、flyby拓扑，一种特殊的菊花链，截线段特别短，要求是stub截线段延时小于信号边沿时间。（4）星形拓扑从主驱动器开始，一个信号驱动器驱动多个信号接收器，并要求多个信号接收器同时接收信号时，每个分支的接收端负载和走线长度尽量保持一致，每条分支上一般都需要终端电阻，终端电阻的阻值应和连线的特征阻抗相匹配。这样即使在边沿速率非常快的情况下仍可以得到很好的性能。星形拓扑结构可以有效地避免时钟信号的不同步问题。（5）远端簇形与星形很相似，不同之处在于最后一个连入驱动器