搜索
第6章半导体存储器和可编程逻辑器件6.1概述6.2ROM(只读存储器)6.3RAM(随机存取存储器)6.4PLD可编程组合逻辑器件6.6FPGA(现场可编程门阵列)本章小结第6章半导体存储器和可编程逻辑器件6.1概述第6章半导体存储器和可编程逻辑器件一、半导体存储器的分类1.按制造工艺分类名称类型特点使用场合半导体存储器MOS型集成度高、功耗小、价格低、工艺简单对容量要求较高的场合，用作主存储器双极型工作速度快、功耗高、价格较高对速度要求较高的场合，用作高速缓冲存储器2.按功能分类第6章半导体存储器和可编程逻辑器件名称功能类型特点按部件分类半导体存储器ROM(只读存储器)只能从其中读出数据，不能写入数据。数据可长期保留，断电也不消失，具有非易失性，适用于长期存放的数据1.NMOS、CMOS(掩膜存储器)2.PROM(可编程存储器)3.EPROM(可擦除改写存储器)4.E2PROM(电改写PROM)5.FLASH(闪速存储器)RAM(随机存取存储器)可在任何时刻从存储器中读出数据或向其中写入数据，其数据不可长期保留，断电后立即消失。1.SRAM双极型(静态存储器)PMOSNMOSCMOS2.DRAMPMOS(动态存储器)NMOSCMOSSAM(顺序存取存储器)按照一定的顺序存取存储器，有先入先出型(FIFO)和先入后出型(FILO)两种第6章半导体存储器和可编程逻辑器件二、半导体存储器的主要技术指标半导体存储器的主要技术指标有存储容量和存取时间。1.存储容量指存储器所能存放二进制信息的总量，常用“字数×位数”来表示。容量越大，表明能存储的二进制信越多。2.存取时间指进行一次(写)存或(读)取所用的时间，一般用读(或写)的周期来描述。读写周期(存取周期)指连续两次读(或写)操作的最短时间间隔，读写周期包括读(写)时间和内部电路的恢复时间。读写周期越短，则存储器的存储速度越高。第6章半导体存储器和可编程逻辑器件6.2ROM(只读存储器)一．ROM的分类按照数据写入方式特点不同，ROM可分为以下几种：（1）固定ROM。厂家把数据写入存储器中，用户无法进行任何修改。（2）一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要编程，但只能编程一次。（3）光可擦除可编程ROM（EPROM）。采用浮栅技术生产的可编程存储器。其内容可通过紫外线照射而被擦除，可多次编程。（4）电可擦除可编程ROM（E2PROM）。也是采用浮栅技术生产的可编程ROM，但是构成其存储单元的是隧道MOS管，是用电擦除，并且擦除的速度要快的多（一般为毫秒数量级）。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写1万次以上）。（5）快闪存储器（FlashMemory）。也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入100次以上。第6章半导体存储器和可编程逻辑器件二．ROM的结构及工作原理1.ROM的内部结构由地址译码器和存储矩阵组成。0单元1单元i单元单元2－1n－101b－1位线存储单元存储单元..................字线输出数据输1AA器...地入址译0n－1地码址A...第6章半导体存储器和可编程逻辑器件2.ROM的基本工作原理：由地址译码器和或门存储矩阵组成。0AA≥1≥1≥1≥1W03WW21WD3D21DD01地址译码器例：存储容量为4×4的ROM第6章半导体存储器和可编程逻辑器件二、PROM、EPROM、E2PROM可编程只读存储器1.PROM(只能写入一次的只读存储器)PROM即可编程ROM。其电路结构与固定只读存储器一样，也是由地址译码器、存储矩阵和输出部份组成。但是其存储矩阵的所有的交叉点上全部制作了存储器件，相当于所有的存储单元内都存入数据“1”。2.EPROM(可擦除可编程只读存储器)可擦除可编程ROM可以多次擦除多次编程，适合于需要经常修改存储内容的场合。根据擦除方式的不同，可分为紫外线可擦除可编程ROM和电信号可擦除可编程ROM。一般提到EPROM，是指在紫外线照射下能擦除其存储内容的ROM。第6章半导体存储器和可编程逻辑器件3.E2PROM(电擦除可编程存储器)为了克服EPROM擦除操作复杂，速度慢，不能按“位”擦除，只能进行整体擦除的缺点，一种用低压电信号便可控除的E2PROM便问世，它有28-系列，28C-系列，如28C256等。4.Flash(快省存储器)快省存储器(Flash)实质上是一种快速擦除的E2PROM，俗称“U盘”。快省存储器的优点是：具有非易失性，断电后仍能长久保存信息，不需要后备电源，而且集成度高、成本低，写入或擦除速度快等。第6章半导体存储器和可编程逻辑器件三、ROM芯片应用举例试利用ROM实现4位二进制码到格雷码的转换解：列出4位二进制码转换为格雷码的真值表二进制码格雷码B3B2B1B0G3G2G1G000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000第6章半导体存储器和可编程逻辑器件6.3RAM(随机存取存储器)一．RAM的基本结构由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。存储矩阵读/写控制器控制器地址译码器地址码输片选读/写控制输入/输出入入第6章半导体存储器和可编程逻辑器件二、RAM的容量扩展1．位扩展用8片1024（1K）×1位RAM构成的1024×8位RAM系统。1024×1RAMAAAR/WCS01...I/OI/O...1024×1RAMAAAR/WCS01...I/OI/O1024×1RAMAAAR/WCS019...I/OI/O...AA01R/WCS017999A第6章半导体存储器和可编程逻辑器件2．字扩展用8片1K×8位RAM构成的8K×8位RAM。01.G2A1274LS138AY+5V.GC7Y.G2BAYA.11A110.B.A...AI/O1024×8RAM1000R/W7R/W1R/W...9A1024×8RAM90...A0I/OR/WA1024×8RAMCS9AACSI/O91AA...A1CS1AA0I/O0I/OI/O0I/O1I/O1I/O17I/O7I/O7I/O...............第6章半导体存储器和可编程逻辑器件三、RAM的芯片简介(6116)6116为2K×8位静态CMOSRAM芯片引脚排列图：1234567891011121314151617181920212223246116765432112AAAAAAADD00ADVAAWEOECSDDDDDADD891076543GND第6章半导体存储器和可编程逻辑器件6.4PLD可编程组合逻辑器件可编程逻辑器件采用的可编程元件有四类：①一次性编程的熔丝或反熔丝元件。②紫外线擦除、电可编程序的EPROM(UVEPROM)即VUCMOS工艺结构。③电擦除、电可编程存储单元，一类是E2CMOS工艺结构；另一类是快闪（Flash）存储单元。④静态存储器(SRAM)的编程元件。这些元件中，电擦除、电可编程的E2PROM和快闪（Flash）存储单元的PLD以及DRAM的PLD目前使用最广泛。第6章半导体存储器和可编程逻辑器件一、PLA(可编程逻辑阵列)和FPLA(现场可编程逻辑阵列)1.因为任何一个逻辑函数都可以用“与或式”表示，所以任何逻辑函数都可以用一个“与门”阵列和一个“或门”阵列来实现。2.而FPLA(现场可编程阵列)则是由可编程“与阵列”和可编程“或阵列”两部分组成。输入变量对应于“与阵列”的列线，输出函数对应于“或阵列”的列线，通过“与阵列”和“或阵列”网格点上二极管的不同编排，可得到不同函数。第6章半导体存储器和可编程逻辑器件二、PAL(可编程阵列逻辑)PAL也是在PROM基础上发展起来的一种可编程逻辑器件，是PAL采用了熔丝编程方式、双极型工艺制造，因而器件的工作速度很高（可达十几ns）。PAL器件由可编程的与阵列、固定的或阵列和输出电路三部分组成。由于它们是与阵列可编程，而且输出结构种类很多，因而给逻辑设计带来很大的灵活性。1.PALPAL基本与门阵列是可编程的，而或门阵列是固定连接的。如图所示第6章半导体存储器和可编程逻辑器件AABBCC＋＋＋或阵列固定()与阵列可编()F2F1F0PAL基本结构第6章半导体存储器和可编程逻辑器件2.PALPAL具有多种输出结构。组合逻辑常采用“专用输出的基本门阵列结构”，其输出结构如图所示。图中,若输出部分采用或非门输出时，为低电平有效器件；若采用或门输出时，为高电平有效器件。有的器件还用互补输出的或门，故称为互补型输出，这种输出结构只适用于实现组合逻辑函数。目前常用的产品有PAL10H8（10输入，8输出，高电平有效）、AL10L8(10输入，8输出，低电平有效)、PAL16C1（16输入，1输出，互补型)等。(4)进行状态计算，计算结果见表5.12，所示状态转换表第6章半导体存储器和可编程逻辑器件＋输入行FA专用输出门阵列结构第6章半导体存储器和可编程逻辑器件PAL实现时序逻辑电路功能时，其输出结构如图所示，输出部分采用了一个D触发器，其输出通过选通三态缓冲器送到输出端，构成时序逻辑电路。＋IDQQOCCPQ时序输出结构第6章半导体存储器和可编程逻辑器件3.PAL①提高了功能密度，节省了空间。②提高了设计的灵活性，且编程和使用都比较方便。③有上电复位功能，可以防止非法复制。PAL的主要缺点是由于它采用双极型熔丝工艺（PROM结构），只能一次性编程，因而使用者仍要承担一定的风险。第6章半导体存储器和可编程逻辑器件三、通用阵列逻辑(GAL)1.GAL器件的基本结构GAL的基本结构如图6.25所示。GAL器件的基本结构包括输入缓冲电路、可编程的“与阵列”，固定的“或阵列”，可编程的输出电路――输出逻辑宏单元(OLMC)和输出三态缓冲器等五个部分组成。第6章半导体存储器和可编程逻辑器件2.GAL16V8芯片的基本结构GAL16V8是20脚器件，型号标记中16表示输入端有16个引脚，8则表示OLMC有8个，最多有8个引脚作为输出端。器件的逻辑结构图和引脚图分别如图所示。。GAL16V8的逻辑结构框图GAL16V8的引脚图第6章半导体存储器和可编程逻辑器件3.GAL16V8输出逻辑宏单元(OLMC)GAL16V8的每一个输出端对应一个输出逻辑宏单元，输出逻辑宏单元结构如图6.27所示，它包含四个部分：输出逻辑宏单元(OLMC)的结构第6章半导体存储器和可编程逻辑器件6.6FPGA(现场可编程门阵列)一、FPGA器件的基本结构XC4000系列的FPGA器件采用了CMOSSRAM编程技术，器件的基本结构如图所示。XC4000系列FPGA基本结构第6章半导体存储器和可编程逻辑器件二、CLB(可编程逻辑模块)CLB是FPGA的重要组成部分，多个CLB以二维阵列的形式分布在器件的中部。XC4000系列的CLB结构如图(a)所示。(a)FPGA器件XC4000系列的CLB结构第6章半导体存储器和可编程逻辑器件三、IOB(可编程I/O)IOB分布在FPGA器件的四周，先提供了器件外部引出端和内部逻辑之间的连接，其结构如图所示。XC4000的IOB结构第6章半导体存储器和可编程逻辑器件四、PIR(可编程内部连线资源)遍布器件内部的可编程互连资源PIR，可以将器件内部任意两点连接起来，能将FPGA中数目很大的CLB和IOB连接成各种复杂的数字系统。PIR主要由纵横分布在CLB阵列之间的金属线网络和位于纵横线交叉点上的可编程开关矩阵PSM组成。1.通用单／双长线连接它主要用于CLB之间的连接，在这种结构中，任意两点间的连接都要通过开关矩阵PSM。