搜索
半导体存储器第6章半导体存储器多级存储器体系结构80x86的存储器系统连接实例存储器扩展各种存储器概述半导体存储器概述6.1.1存储器系统6.1.2半导体存储器分类6.1.3半导体存储器的性能指标半导体存储器存储器结构框图：图6-1列出了当前有代表性的半导体存储器件的结构以及由它们所组成的32行x32列的矩阵和外部的连接.6.1.1存储器系统半导体存储器6.1.2半导体存储器分类存储器就是用来存储信息的部件,正是因为有了对信息的记忆功能.计算机的存储器可分为:1.内部存储器.简称为内存和主存2外部存储器.简称为外存半导体存储器6.1.3半导体存储器的性能指标微型计算机系统中,内存是用半导体存储器件来构成的,人们习惯把存储器件简称为存储器.性能指标有:1.易失性2.只读性3.位容量4.速度5.功耗6.可靠性7.价格半导体存储器各种存储器6.2.1只读ROM6.2.2随机存储器(RAM)半导体存储器ROM器件的优点:1.结构简单,所以位密度比可读/写存储器高2.具有非易失性,所以可靠性高6.2.1只读ROM只读存储器ROM(ReadOnlyMemory)是指其一旦有了信息,就不能轻易改变,也不会在掉电时丢失,它们在计算机系统中是只供读出的存储器.半导体存储器1.掩膜型ROM或者简称为ROM2.可编程的只读存储器PROM3.可擦除可编程的只读存储器EPROM4.可用电擦除的可编程的只读存储器EPROM5.闪速存储器ROM可以分为五种:2半导体存储器6.2.2随机存储器(RAM)1.静态随机存储器(SRAM):由图6-2可知有以下引脚:片选引脚CS,当其为低电平时,该片被选中.读写控制引脚R/W,当其为高电平时,对选中的单元进行读出;当R/W引脚为低电平时,对选中的单元进行写入.数据的输入和输出采用双向数据总线,I/Q~IQ是4根数据引线.14半导体存储器12.动态随机存储器(DRAM):2116引脚功能如图6-3所示,其中1脚为－5V电源，9脚为+5V电源,8脚为+12V电源,16脚为地5~7脚和10~13脚为地址线,2脚为数据输入,14脚为数据输出,3脚为读写使能控制,4脚为行地址选通信号,低电平有效,15脚为列地址选通信号,低电平有效.半导体存储器2116电路结构框图:2116的存储矩阵由128x128的单管动态存储单元组成,需要14位地址码,它分为低7位的行地址码和高7位的列地址码.半导体存储器2116数据读写原理:在实际制造时,为减少芯片的引脚数,只设置7条地址线A~A,它将14位地址码分作两次从7条地址线送入到行地址锁存器和列地址锁存器中.当A~A地址线上为低7位行地址码时,行地址码选通信号RAS为有效低电平,将行地址锁存到行地址锁存器中;当地址线上A~A为高7位列地址码时,列地址选通信号CAS为有效低电平,将列地址锁存到地址锁存器中.再经行、列地址译码器进行译码,选中128x128存储矩阵中某个存储单元工作.060606半导体存储器动态RAM除了要求配置刷新逻辑电路，主要缺点是在刷新周期中,内存模块不能启动读周期或写周期.常用RAM的主要原因:1.动态RAM的高密度.2.动态RAM的低功耗特点.3.动态RAM价格低廉.半导体存储器3.新型DRAM存储器:(1)EDODRAM:EDODRAM是对传统DRAM存取技术的改进.(2)SDRAM:传统的DRAM采用异步的方式进行读取.SDRAM采用同步的方式进行读取.(3)DDRSDRAM:由SDRAM发展出来的新技术.它使用了更多更先进的同步电路;使用了延时锁存回路来提供一个数据滤波信号.(4)RDRAM:它能在很高频率下通过1个简单的总线传输数据.(5)内存条:由集成电路,电阻和电容组成.半导体存储器存储器扩展6.3.1存储器地址分配6.3.2存储器与CPU的速度匹配半导体存储器6.3.1存储器地址分配在IBMPC/XT的内存地址分配情况如表6-4所示存储器地址范围存储器地址分配存储器地址大小0000H—3FFFFH256KBRAM系统板640KBROM40000—9FFFFH384KBRAM扩展板A0000--BFFFFH128KB保留128KB保留C0000--EFFFFH192KBROM扩展板256KBROMF0000—F5FFFH24KB可在系统板上扩展F6000--FDFFFH32KBBASIC解释程序FE000--FFFFFH8KBBIOS它将安排在高端，把安排在低端，在多芯片组成的微机内存中，通过译码器实现地址分配。半导体存储器6.3.2存储器与CPU的速度匹配80386/80486CPU可以有很高的工作频率,如果访问存储器插入等待周期,则实际上降低了CPU的工作速度.在保证系统性能价格比的前提下,较好的办法是使用高性能的SRAM芯片组成高速小容量的缓存器(Cache),使用最低价格和最小体积提供更大存储空间的DRAM芯片组成主存储器.因此,使用高速缓存器系统,既可使存储系统的价格下降,又可使总线访问接近零等待的性能.半导体存储器连接实例6.4.1存储器芯片与CPU的连接6.4.2存储器RAM的扩展半导体存储器6.4.1存储器芯片与CPU的连接CPU与存储器的连接就是指地址线、数据线和控制线的连接.CPU发出的地址信号必须实现两种选择:片选:首先对存储器芯片的选择,使相关芯片的片选端CS有效.字选:然后在选中的芯片内部再选择某一存储单元.半导体存储器1.线性选择法:线性选择法优点是连接简单,片选信号的产生不需要复杂的逻辑电路,只用1条地址线与MREQ的简单组合就可产生有效的CS.因此可以确定,当地址范围要求如图6-5所示时,字选线为10条,可用A~A充当.若用A作片选,则RAM和ROM的地址为图6-5中的第1组;当用A作片选时,地址范围如图6-5中的第2组.091011半导体存储器2.部分译码法:用部分高位地址进行译码产生片选信号.如图6-6所示采用6116存储器芯片(2K×8)用部分译码法实现的8KB存储器.只用A,A的高位地址来译码实现对4个芯片的选中.要选中0号芯片时,应使A,A为低电平,译码器Y有效,相应的0号芯片的片选信号有效,选中0号芯片.111112120半导体存储器3.全译码法:全译码法将高位地址全部作为译码器输入,用译码器的输出作为片选信号.从图6-7可见,地址线全部参加译码,故地址不会出现多义性.每片EPROM为4KB,故A~A用作片内字选,A~A用作片选;RAM每片为2KB,A~A用作片内字选,A~A用作片选WR为写控制信号,RD为读控制信号,MREQ为存储器选通信号,3条信号线均为CPU输出,低电平有效.11012150101511半导体存储器6.4.2存储器RAM的扩展当单片RAM不能满足存储容量的要求时,这时可把多个单片RAM进行组合,扩展成大容量存储器.RAM扩展分为位扩展和字扩展,也可位、字同时扩展以满足存储容量的要求.半导体存储器1.RAM的位扩展:2.RAM的位线字线同时扩展:当所用单片RAM的位数不够时,就要进行位扩展.位扩展就是把几片相同RAM的地址并接在一起,让它们共同地址码,各片的片选线CS接在一起,读/写控制线R/W也接在一起,每片的数据线并行输出,如此就实现了扩展位.其位扩展接线如图6-8所示.当所用单片RAM的位数不够时,就要进行字扩展.字扩展就是把几片相同RAM的数据线并接在一起作为共同输入输出端,读/写控制线也接在一起,把地址线加以扩展,用扩展的地址线去控制各片RAM的片选线.地址线需扩展几位,依字扩展的倍数决定.当RAM的位线和字线都需要扩展时,一般先进行位扩展,然后再进行字扩展.扩展接线如图6-8所示.半导体存储器RAM字线位线同时扩展图:半导体存储器80x86的存储器系统6.5.18086的存储器系统简介6.5.280x86扩展存储器管理半导体存储器6.5.18086的存储器系统简介8086CPU有20位地址线,无论在最小模式下,还是在最大模式下,都可寻址1MB的存储空间.存储器通常按字节组织排列成一个个单元,每个单元用唯一的地址码表示,称为存储器的标准结构.半导体存储器8086存储器高低位库与总线的连接图:8086CPU在组织1MB的存储器时,其空间实际上被分为两个512KB的存储体,分别称为高位库和低位库.高位库与8086数据总线中的D~D相连,库中每个地址均为奇数;低位库与8086数据总线中的D~D相连,库中每个地址均为偶数.地址线A和控制线BHE用于库的选择,分别接到每个库选择端SEL,其余地址线A~A同时接到2个库的存储芯片,以寻址每个存储单元.158071190半导体存储器6.5.280x86扩展存储器及其管理1.寻址范围:80x86微机因地址线数目不同,其寻址能力也不相同,下表列出不同CPU的寻址范围如表.CPU数据线地址总线寻址范围支持操作系统80868201实方式80888201实方式80286162416实\保护方式8038632324096实\保护V86方式8048632324096实\保护V86方式半导体存储器2.存储器的管理:80386、80486微处理器支持3种工作方式即实地址方式、虚地址保护方式、虚拟8086方式半导体存储器多级存储器体系结构在微型计算机上同时运行更多的任务，采用了层次的存储系统。所谓多级存储器体系结构就是把几种不同容量，速度的存储器合理的组织在一起。该系统由高速缓存，主存，辅存三类存储器组成。