钱晓捷,微机原理与接口技术·第4版——基于IA-32处理器和32位汇编语言第5章微机总线5.1总线技术5.28086的引脚信号5.38086的总线时序5.4奔腾处理器引脚和时序5.5微机系统总线微机原理与接口技术·第4版机械工业出版社5.1总线技术微型计算机系统的总线结构以总线作为信息传输的公共通道总线结构的特点通过总线相互连接、实现数据传输组态灵活、易于扩展等广泛应用的总线都实现了标准化便于在互连各个部件时遵循共同的总线规范微机原理与接口技术·第4版机械工业出版社5.1.1总线类型芯片总线(ChipBus)芯片级互连,大规模集成电路芯片内部,或系统中各种不同器件连接在一起的总线局部总线(LocalBus),微处理器的引脚信号片内总线,大规模集成电路芯片内部连接内总线(InternalBus)模板级互连,主机内部功能单元(模板)间连接的总线板级总线、母板总线,或系统总线系统总线(SystemBus)是微机系统的主要总线内部总线从一条变为多条,形成多总线结构外总线(ExternalBus)设备级互连,微机与其外设或微机之间连接的总线过去,指通信总线现在,常延伸为外设总线示意图微机原理与接口技术·第4版机械工业出版社5.1.2总线的数据传输主设备(Master):控制总线完成数据传输从设备(Slave):被动实现数据交换某一时刻,只能有一个主设备控制总线,其他设备此时可以作为从设备某一时刻,只能有一个设备向总线发送数据,但可以有多个设备从总线接收数据微机原理与接口技术·第4版机械工业出版社1.总线操作总线请求和仲裁(Busrequest&Arbitration)使用总线的主模块提出申请总线仲裁机制确定把总线分配给请求模块寻址(Addressing)主模块发出将要访问的从模块地址信息以及有关命令,启动从模块数据传送(DataTransfer)源模块发出数据,经数据总线传送到目标模块结束(Ending)数据、地址、状态、命令信息均从总线上撤除,让出总线微机原理与接口技术·第4版机械工业出版社2.总线仲裁总线仲裁:决定当前控制总线的主设备集中仲裁系统具有中央仲裁器(控制器)负责主模块的总线请求和分配总线的使用分布仲裁各个主模块都有自己的仲裁器和唯一的仲裁号主模块请求总线时,发送其仲裁号比较各个主设备仲裁号决定微机原理与接口技术·第4版机械工业出版社3.同步方式同步时序总线操作过程由共用的总线时钟信号控制适合速度相当的器件互连总线,否则需要准备好信号让快速器件等待慢速器件(半同步)处理器控制的总线时序采用同步时序异步时序总线操作需要握手联络(应答)信号控制传输的开始伴随有启动(选通或读写)信号传输的结束有一个确认信号,进行应答操作周期可变、可以混合慢速和快速器件微机原理与接口技术·第4版机械工业出版社4.传输类型读数据传送:数据由从设备到主设备写数据传送:数据由主设备到从设备猝发传送(数据块传送)给出起始地址,将固定块长的数据一个接一个地从相邻地址读出或写入写后读(Read-After-Write)先写后读同一个地址单元,适用于校验读修改写(Read-Modify-Write)先读后写同一个地址单元,适用共享数据保护广播(Broadcast)一个主设备对多个从设备的写入操作微机原理与接口技术·第4版机械工业出版社5.性能指标总线宽度总线能够同时传送的数据位数位数越多,一次能够传送的数据量越大总线频率总线信号的时钟频率时钟频率越高,工作速度越快总线带宽(Bandwidth)单位时间传输的数据量总线带宽越大,总线性能越高微机原理与接口技术·第4版机械工业出版社总线带宽总线带宽=总线传输速率=吞吐率总线带宽=传输的数据量÷需要的时间常用单位每秒兆字节(MB/s)每秒兆位(Mb/s)或每秒位(bps)5MHz的8086微处理器16÷(4×0.2×10-6)bps=20×106bps=2.5MB/S66MHz的Pentium,基本非流水线总线周期64÷2×66×106bps=264MB/S66MHz的Pentium,2-1-1-1猝发读周期32÷5×66×106B/S=422.4MB/S举例1M=106微机原理与接口技术·第4版机械工业出版社5.1.3总线信号和时序地址总线主控模块(如处理器)的地址总线输出从模块(如存储器或I/O端口)的地址总线输入数据总线双向传输,在主从模块间传送、交换数据信息控制总线有输出也有输入信号基本功能是控制存储器及I/O读写操作还包括中断与DMA控制、总线仲裁、数据传输握手联络等微机原理与接口技术·第4版机械工业出版社1.引脚信号信号的功能用英文单词或英文缩写表示引脚名称信号的流向处理器输出到外部,从外部输入到处理器内部有效方式低电平、高电平有效,上升沿、下降沿有效高电平和低电平都有效三态能力高阻状态放弃对引脚的控制其他设备控制该引脚示意图微机原理与接口技术·第4版机械工业出版社2.总线时序总线时序(Timing)描述总线信号随时间变化的规律以及总线信号间的相互关系采用时序图形象化地表现时序指令周期一条指令从取指、译码到最终执行完成的过程总线周期或机器周期伴随有数据交换的总线操作T状态处理器的基本工作节拍,对应时钟周期微机原理与接口技术·第4版机械工业出版社5.28086的引脚信号处理器的外部特性表现在它的引脚信号上40个引脚12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE*/S7MN/MX*RD*HOLD(RQ*/GT0*)HLDA(RQ1*/GT1*)WR*(LOCK*)M/IO*(S2*)DT/R*(S1*)DEN(S0)ALEINTATEST*READYRESET8086微机原理与接口技术·第4版机械工业出版社5.2.1地址/数据引脚AD15~AD0(Address/Data)地址/数据分时复用引脚,共16个引脚单向输出地址总线,双向数据总线,三态输出A19/S6~A16/S3(Address/Status)地址/状态分时复用引脚,4个三态输出信号输出高4位地址、状态信号BHE*/S7(ByteHighEnable/Status)高字节允许/状态分时复用引脚,三态输出信号输出低有效表示传送高字节数据,状态信号总线复用:同一引脚在不同时刻具有不同功能微机原理与接口技术·第4版机械工业出版社5.2.2读写控制信号8086处理器的引脚信号具有两种工作模式面向小系统的最小组态模式:8086本身提供了系统所需要的全部控制信号组成较大系统的最大组态模式:8086需要配合其他芯片形成控制信号,但可以连接数值协处理器、I/O协处理器等构成多处理器系统两种组态的不同只是反映在外部引脚上由一个引脚接高电平或低电平区别内部工作方式一样微机原理与接口技术·第4版机械工业出版社1.基本读写引脚ALE(AddressLatchEnable)地址锁存允许,三态、输出、高电平有效有效时,表示复用引脚正在传送地址信号M/IO*(Memory/InputandOutput)访问存储器或者I/O,三态、输出、高低电平均有效高电平(M),表示处理器访问存储器低电平时(IO*),表示处理器访问I/O端口WR*(Write)写控制,三态、输出、低电平有效有效时,表示处理器正将数据写到存储单元或I/O端口RD*(Read)读控制,三态、输出、低电平有效有效时,表示处理器正从存储单元或I/O端口读取数据微机原理与接口技术·第4版机械工业出版社2.基本总线操作存储器读(MemoryRead)处理器从存储器读取代码或读取操作数每条指令执行前都需从主存取指以存储单元为源操作数的指令在执行时存储器写(MemoryWrite)处理器向存储器写入操作数以存储单元为目的操作数的指令在执行时I/O读(Input/OutputRead)处理器从外设读取操作数只有执行输入指令IN时才有I/O写(Input/OutputWrite)处理器向外设写出操作数只有执行输出指令OUT时才有组合表微机原理与接口技术·第4版机械工业出版社3.同步操作引脚同步操作读写操作要保证存储器或外设与处理器速度一致否则,慢速的I/O或存储器发出一个信号让快速的处理器等待READY就绪(准备好)输入信号,高电平有效表示可以进行数据读写利用该信号无效请求处理器等待数据处理器在进行读写前检测READY引脚微机原理与接口技术·第4版机械工业出版社5.2.3其他控制信号处理器必定具有地址总线数据总线基本读写控制信号还有中断请求和响应信号总线请求和响应信号时钟信号、复位信号电源Vcc地线GND微机原理与接口技术·第4版机械工业出版社1.中断请求和响应引脚INTR(InterruptRequest)可屏蔽中断请求,高电平有效的输入信号有效时,表示中断请求设备向处理器申请可屏蔽中断中断IF标志对该中断请求进行屏蔽主要用于实现外设数据交换的中断服务INTA*(InterruptAcknowledge)可屏蔽中断响应,低电平有效的输出信号有效时,表示来自INTR引脚的中断请求已被处理器响应NMI(Non-MaskableInterrupt)不可屏蔽中断请求,上升沿有效的输入信号有效时,表示外界向CPU申请不可屏蔽中断中断级别高于可屏蔽中断请求INTR常用于处理系统发生故障等紧急情况下的中断服务微机原理与接口技术·第4版机械工业出版社2.总线请求和响应引脚HOLD总线请求,高电平有效的输入信号有效时,表示其他总线主控设备申请使用总线HLDA(HOLDAcknowledge)总线响应,高电平有效的输出信号有效时,表示处理器已响应总线请求总线释放:地址总线、数据总线及具有三态输出能力的控制总线呈现高阻状态微机原理与接口技术·第4版机械工业出版社3.其他引脚RESET复位,高电平有效的输入信号有效时,将迫使处理器回到其初始状态8086复位后,寄存器CS=FFFFH,IP=0000HCLK(Clock)时钟输入,频率稳定的数字信号处理器的基本操作节拍频率的倒数是时钟周期的时间长度微机原理与接口技术·第4版机械工业出版社5.38086的总线时序处理器以统一的时钟信号为基准,控制其他信号跟随时钟相应改变,实现总线操作每个时钟周期,进行不同的操作、处于不同的操作状态(State)T1T2T3T48086处理器的基本总线周期:4个时钟周期4个基本总线周期读总线周期:存储器读和I/O读写总线周期:存储器写和I/O写微机原理与接口技术·第4版机械工业出版社5.3.1写总线周期完成对存储器或I/O端口的一次写操作T1状态输出20位存储器地址A19~A0M/IO*输出高电平,表示存储器操作或者M/IO*输出低电平,表示I/O操作ALE输出正脉冲,表示复用总线输出地址T2状态输出控制信号WR*和数据D15~D0T3状态检测数据传送是否能够完成T4状态完成数据传送MOVmem,imm/regOUTDX/i8,AL/AX/EAX示意图微机原理与接口技术·第4版机械工业出版社等待状态处理器运行速度远远快于存储器和I/O端口控制READY信号为低无效,不进入T4状态,插入等待状态TwTw状态:引脚信号延续T3时的状态一个Tw状态的长度是一个时钟周期在Tw的前沿,继续对READY进行测试无效继续插入Tw;有效时转入T4状态示意图微机原理与接口技术·第4版机械工业出版社5.3.2读总线周期完成对存储器或I/O端口的一次读操作T1状态输出20位存储器地址A19~A0M/IO*输出高电平,表示存储器操作或者M/IO*输出低电平,表示I/O操作ALE输出正脉冲,表示复用总线输出地址T2状