数字电子技术实验(4)(05-03-16)

第四次实验任务：移位寄存器及应用⑴设计双向八位彩灯控制电路⑵4位串行加法电路设计选用器件:74LS194（双向移位寄存器）74LS74（D触发器）和少量门1.2片74LS194级联成8位左移或右移电路,SR2=QD1,SL1=QA2。2.为使灯点亮，总的移入数据：SR1=SL2=1。(1)(2)FF1FF2CP1CPD2参考电路⑴双向八位彩灯控制电路设计参考电路3.FF1的输出控制74LS194的移位方向，FF1构成了T’触发器，当有CP1时→FF1翻转→使74LS194换向移位。(1)(2)FF1FF2CP1CPD2参考电路(1)(2)FF1FF2CP1CPD24.当8个灯未全亮时(D2=0)，每个CP的到来使→Q2=0;当8个灯全亮时(D2=1),下个CP来时→Q2’=0→灯全灭。同时：→Q2=1→产生CP1→使FF1触发翻转→控制换向。Q2Q2’参考电路(1)(2)FF1FF2CP1CPD25.当8个灯被熄灭后(D2=0)，下个CP来时→Q2=0，使CP1回到0态。→Q2’=1，释放74LS194的清0端，使之可以移位。以后，每来一个CP，等按新的方向逐个点亮。Q2Q2’波形实验报告回答问题：1.画输出波形（需包含19个CP）。2.如cp1到来使第一个灯亮，并说明CP8、CP9、CP10、CP11时电路的工作状态。预习报告要求：1.设计电路。2.简述工作原理。11189101918⑵4位串行加法电路设计194(1):被加数，低位串出。194(2):加数，低位串出。194(3):最终和，高位串入。∑:1位全加器，进行1位加法。D:寄存本位进位，使之参与高位相加。被加数和加数设置如执行：6＋7第1拍:置数置数⑴=0110⑵=0111+001⑶=0000⑴=0011⑵=0011+010⑶=1000第2拍:右移右移⑴=0110⑵=0111+001⑶=0000第1拍:置数⑴=0011⑵=0011+010⑶=1000第3拍:右移右移⑴=0110⑵=0111+001⑶=0000第1拍:置数第2拍:右移⑴=0001⑵=0001+111⑶=0100低位进位经D锁存参与相加。低位进位经D锁存参与相加。⑴=0011⑵=0011+010⑶=1000第4拍:右移右移⑴=0110⑵=0111+001⑶=0000第1拍:置数第2拍:右移⑴=0001⑵=0001+111⑶=0100第3拍:右移⑴=0000⑵=0000+101⑶=1010⑴=0011⑵=0011+010⑶=1000第5拍:右移右移⑴=0110⑵=0111+001⑶=0000第1拍:置数第2拍:右移⑴=0001⑵=0001+111⑶=0100第3拍:右移⑴=0000⑵=0000+101⑶=1010第4拍:右移⑴=0000⑵=0000+000⑶=11015拍后完成运算有关向高位的进位：如进行13＋6运算：1101＋0110＝10011第5拍之后：最终和：0011在194(3)中；向高位的进位可从D的Q端（或194(3)的SR端）取得。向高位的进位可以用开关进行被加数和加数的设置。第五次实验预习要求任务：集成计数器及其应用⑴设计24进制、60进制计数电路⑵设计12归1计数设计选用器件:74LS290（2-5-10计数器）74LS161（16进制计数器）门电路24进制参考电路QD2QC2QB2QA2QD1QC1QB1QA1=0010010060进制参考电路QD2QC2QB2QA2QD1QC1QB1QA1=0101100110010101讨论60进制1001010112归1计数器设计要求：用2位十进制数BCD码表示计数状态。计数状态：十位个位000000010000001000000011000001000000010100000110000001110000100000001001000100000001000100010010十位个位000010001000011001000010100110001110100001001100001000110010或者译码电路74LS48×212归1计数器十进制计数便于译码显示输出。290：2－5－10异步计数器异步清0，异步置数。1、用74LS290实现12归1Q3Q2Q1Q0CP2CP1RO1RO2SO1SO2二进制五进制组成十进制也可组成十进制Q3Q2Q1Q0CP2CP1RO1RO2SO1SO2二进制五进制290（1）290（2）1→0CP入CP1Q0二进制CP2Q3Q2Q1五进制CP1Q0二进制③当Q21Q18Q14Q12Q11=10011时,(2)片清0、(1)片保持不变，仍为1,结果使Q21Q18Q14Q12Q11=00001，实现12归1的计数。②当Q18Q14Q12Q11组由1001→0000时,产生十位的计数脉冲,Q21由0→1。①由Q21和Q18Q14Q12Q11组成十位和个位。上电后全为0。12归1电路分析:Q18Q14Q12Q11个位组成个位组成十位&Q21十位74LS290实现12归1电路2、用74LS163实现12归174LS163:16进制计数器，同步清零，同步置数；ET＝EP＝1时计数。74LS161功能表CPCrLDETEPQ3Q2Q1Q0↑01××0↑10××置数↑1111计数0××××保持QC=ETQ3Q2Q1Q02、用74LS163实现12归1原理：⒈由两片74LS163分别组成个位和十位的同步计数电路。Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：11001⒉个位ET1＝EP1＝1进行十进制计数(0～9)，当计数到1001时CR1=0，同时使ET2＝EP2＝1，允许十位开始计数。&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：⒊当第10个CP到来后，个位清0，十位计1。000000011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：00100001⒋当第12个CP到来后，即计数到10010时，使LD1＝LD2＝0，准备置数。十位置0000，个位置0001。&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：⒌当第13个CP到来后完成置数，计数器归1，完成12归1计数。00010000&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1原理：⒍不用的输入端子CR2接1。100010000&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp2、用74LS163实现12归1归纳：⑴个位74LS163有计数、清0和置数三种工作方式；十位74LS163有可控计数、置数两种工作方式。⑵十位74LS163的归0也可用清0实现。1&0011&&Q13Q12Q11Q10Q23Q22Q21Q20个位十位cp3、用74LS161实现12归1选自《电子线路设计·实验·测试》（谢自美）分析：⒈两片161构成同步计数电路（⑵片高位、⑴片低位），由使能端控制级联计数。⒉161异步清零（⑴片有清零，⑵片无清零），同步置数（⑴片置1，⑵片置0）。⒊计数到01001后，⑵片可以计数，再来CP，十位加1，个位变为1010后立即清0。总计数值为10000。⒋计数到10010(12个脉冲)后，LD1＝LD2＝0，第13个脉冲来后，⑵片置0，⑴片置1。总计数值为00001。Q20Q13Q12Q11Q10预习要求：1、设计电路，叙述工作原理。2、根据发放的计数集成芯片，课下进行电路插接和调试。