数字电子技术实验指导

自动化系《数字电子技术》实验指导--1《数字电子技术基础》实验指导书广东海洋大学信息学院二0一五年二月自动化系《数字电子技术》实验指导--2目录实验一TTL集成与非门的逻辑功能与参数测试.........................3实验二74LS138译码器逻辑功能测试及应用..............................7实验三触发器逻辑功能测试及应用............................................11实验四计数器逻辑功能测试及应用............................................14附录《数字电子技术基础》实验报告的撰写格式与要求..........18自动化系《数字电子技术》实验指导--3实验一TTL集成与非门的逻辑功能与参数测试一、实验目的1．掌握TTL与非门逻辑功能；2．掌握TTL与非门逻辑功能和主要参数的测试方法。二、实验内容及步骤被测与非门74LS20电路图如图1-1所示。图1-11、检查集成门电路的好坏，将测试的逻辑值填入表1中。表12、TTL与非门的主要参数测试：（1）低电平输出电源电流ICCL=。自动化系《数字电子技术》实验指导--4测试条件：VCC=5V，输入端悬空，输出空载，如图1-2（a）所示。（2）高电平输出电源电流ICCH=。测试条件：VCC=5V，两输入端悬空，两输入端接地，输出空载，如图1-2（b）所示。（3）低电平输入电流IIL=。测试条件：VCC=5V，被测输入端通过电流表接地，其余输入端悬空，输出空载，如图1-2（c）所示。（4）高电平输入电流IIH=免测（无微安表）。测试条件：VCC=5V，被测输入端通过电流表接VCC，其余输入端接地，输出空载，如图1-2（d）所示，每个输入端都测一下。图1-23、（1）测试与非门74LS20的输出端允许灌入的最大负载电流IOL=。测试方法：如图1-3所示，VCC=5V，门的输入端全部悬空，输出端接灌电流负载RL，调节RL，使IOL增大，VOL随之增高，当VOL达到VOLm（0.4V）时的IOL就是允许灌入的最大负载电流。图1-3自动化系《数字电子技术》实验指导--5（2）根据实验中测得的IOL和IIL求出TTL与非门的扇出系数NO。4、TTL与非门电压传输特性：（1）按图1-4接线，调节电位器R，使Vi从0V向高电平变化，逐点测量Vi和Vo的对应值，记入表2中。表2Vi(V)00.20.40.60.81.01.231.52.02.53.03.54.0……Vo(V)……图1-4（2）根据表2中测得的数据，画出与非门的电压传输特性曲线。自动化系《数字电子技术》实验指导--6三、思考题。1、如何识别集成门的管脚号？2、根据对与非门集成块74LS20的功能测试，得出与非门的逻辑功能，即有出；全出。3、TTL与非门的某输入端悬空时，该输入端相当于接什么电平？4、TTL与非门的多余输入端可作怎样的处理？（提供3种方法）5、该与非门集成块74LS20的开门电压是多少？自动化系《数字电子技术》实验指导--7实验二74LS138译码器逻辑功能测试及应用一、实验目的1．掌握中规模集成译码器74LS138的逻辑功能。2．掌握应用74LS138实现组合逻辑函数的方法。二、实验内容及步骤1、74LS20与非门逻辑功能的测试首先将74LS20与非门的14脚接直流电源＋5V，7脚接地。将一个与非门的输入端1、2、4、5脚分别接至逻辑电平开关的四个输出口，输出端6脚连接在逻辑电平显示器的一个输入口上，拨动逻辑电平开关，测试该与非门的逻辑功能，如果结果满足“见0则1、全1则0”的原则，说明该与非门正常，否则已坏；同样的方法将74LS20芯片上的另一个与非门的9、10、12、13脚分别接至逻辑电平开关的四个输出口，输出端8脚连接在逻辑电平显示器的一个输入口上，拨动逻辑电平开关，测试该与非门的逻辑功能。2．74LS138译码器逻辑功能测试（1）图2-1为74LS138译码器芯片的引脚排列。其中A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。图2-1（2）首先将74LS138译码器的16脚接直流电源＋5V，8脚接地。将译码器使能端S1、2S、3S及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个输出端07YY依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表1逐项测试74LS138逻辑功能。如果实现的功能与表1不符，首先请检查电路法是否正确，如果电路正确，那可能是译码器工作不正常，请换芯片再重新测试。自动化系《数字电子技术》实验指导--8表174LS138功能表输入输出S12S+3SA2A1A00Y1Y2Y3Y4Y5Y6Y7Y100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××111111113、用74LS138译码器实现组合逻辑函数二进制译码器的特点是最小项输出，利用此特点可方便地实现逻辑函数。现利用74LS138译码器和74LS20与非门实现以下逻辑函数：Z＝CBACBACBA＋ABC第一步：令A为最高位，C为最低位。逻辑函数可以表示为：Z＝CBACBACBA＋ABC=m0+m2+m4+m7＝Y0+Y2+Y4+Y7＝(Y0'.Y2'.Y4'.Y7')'第二步：连接电路。将74LS138译码器的16脚接直流电源＋5V，8脚接地。令S1＝1，2S＋3S＝0，即S1端接＋5V，2S和3S端接地。地址端A2、A1、A0分别接至逻辑电平开关输出口，把这三个口依次默认为A、B、C，四个输出端Y0、Y2、Y4、Y7连接在与非门的输入端，与非门的输出端接电平显示器的一个输入口上。连接后的电路如图2-2所示。自动化系《数字电子技术》实验指导--9图2-2设计后的电路第三步：拨动逻辑电平开关，按表2验证电路的逻辑功能。表2当ABC三个输入端输入为000、010、100、111这四种状态时，电平显示器的发光二极管亮；当ABC三个输入端输入为001、011、101、110这四种状态时，电平显示器的发光二极管不亮。否则，检查所设计的电路，找出故障原因，重新测试。三、实验注意事项1、74LS20与非门和74LS138译码器均要接＋5V电源，均要接地。2、在74LS138译码器的三个输入端A0、A1、A2中A2是最高位，A0是最低位，实验中要注意输入变量A、B、C与A2、A1、A0的对应关系。A2(A)A1(B)A0(C)Z00010010010101101001101011001111自动化系《数字电子技术》实验指导--10四、思考题1、当74LS138译码器的S1＝1，2S＋3S＝0，且输入端A2A1A0=101时，哪一输出端有信号（为0）输出？2、74LS138有多少个输入端？多少个输出端？输出的特点是什么？3、用74LS138和与非门设计一个三输入的少数服从多数表决电路。自动化系《数字电子技术》实验指导--11实验三触发器逻辑功能测试及应用一、实验目的1、掌握集成触发器的逻辑功能及使用方法2、熟悉触发器之间相互转换的方法二、实验内容及步骤1、测试双JK触发器74LS112逻辑功能。在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。JK触发器的状态方程为Qn+1＝JQn＋KQn（1）JK触发器74LS112逻辑电路引脚图3-1如下：图3-1（2）测试复位、置位功能，将测试结果填入表1。表1CPJKRSQQ×××01×××10（3）触发功能测试，按表2要求测试JK触发器逻辑功能。表2JKCPQn+1Qn=0Qn=1001→0011→0101→0111→0自动化系《数字电子技术》实验指导--12（4）根据图3-2逻辑图将JK触发器分别连接成T触发器和T′触发器，并通过做实验进行验证。注释：T触发器的逻辑功能：当T＝0时，时钟脉冲作用后，其状态保持不变；当T＝1时，时钟脉冲作用后，触发器状态翻转。如果将T触发器的T端置“1”，即得T'触发器。在T'触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。图3-22、测试双D触发器74LS74的逻辑功能在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1＝Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。（1）D触发器74LS74逻辑电路引脚图3-3所示。图3-3（2）测试复位、置位功能，将测试结果填入表3。表3CPDRSQQ××01××10自动化系《数字电子技术》实验指导--13（3）D触发器的功能测试，按表4要求测试D触发器逻辑功能，填入表4。表4（4）、根据图3-4所示逻辑图，将D触发器连接成计数单元（即T′触发器）。并通过实验进行验证。图3-4三、思考题1、根据表1的测试结果，R端也称为异步端。S端也称为异步端。2、总结JK触发器74LS112的动作特点。3、总结D触发器74LS74的动作特点。4、如何将JK触发器转换为D触发器？画出接线图。DCPQn＋1Qn＝0Qn＝100→110→1自动化系《数字电子技术》实验指导--14实验四计数器逻辑功能测试及应用一、实验目的1．熟悉MSI计数器的使用方法；2．掌握利用MSI十进制计数器构成N进制计数器的方法。二、实验内容及步骤1、同步十进制可逆计数器CC40192的管脚排列如图4-1所示。图4-11、测试CC40192同步十进制可逆计数器的逻辑功能，如表1。表1（1）清除：令CR=1，其它输入为任意态，此时Q3Q2Q1Q0=0000，译码数字显示为0。清除功能完成后，置CR=0。（2）置数：当CR=0，CPD，CPU任意，数据输入端D3D2D1D0输入任意一组二进制数，令LD=0，观察计数译码显示情况，预置功能是否完成，此后置LD=1。2、根据所给CC40192功能表，将其接成8421码十进制加法计数器。（1）先按要求在下面空白处设计出连线图。输入输出CRLDCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××000000××dcbadcba01↑1××××加计数011↑××××减计数自动化系《数字电子技术》实验指导--15（2）按设计图接线，再将CC40192的输出接至数字实验板上的带译码功能的七段码显示数码管。CC40192的计数脉冲CP由数字实验板上的脉冲信号提供，将脉冲信号的频率调低，要求在数码管上能看到数字的显示从0→1→2→3→…9循环变化。3、将CC40192同步十进制可逆计数器连接成8421码十进制减法计数器。在下面空白处画出电路接线示意图。（1）按设计图接线，再将CC40192的输出接至数字实验板上的带译码功能的七段码显示数码管。（2）CC40192的计数脉冲CP由数字实验板上的脉冲信号提供，将脉冲信号的频率调低，要求在数码管上能看到数字的显示从0→9→8→7→…0循环变化。自动化系《数字电子技术》实验指导--164、用CC40192构成任意进制的计数器。（1）利用清除功能CR端（清零法），将CC40192构成五进制加法计数器。要求设计出电路连线图，按图接好电路后，观察数码管的显示情况，是否为自己设计的五进制加法计数器。（2）利用预置功能LD端（预置数法），将CC40192构成八进制加法计数器。要求设计出电路连线图，按图接好电路后，观察数码管的显示情况，是否为自己设计的八进制加法计数器。自动化系《数字电子技术》实验指导--17三、思考题1、根据所给CC40192功能表，该计数器的预置数据的功能和计数器的输出清零功能分别是同步清零还是异