电子技术基础 数字部分(第六版) 康华光第3章逻辑门电路共9节

3逻辑门电路3.1逻辑门电路简介3.2基本CMOS逻辑门电路3.3CMOS逻辑门电路的不同输出结构及参数3.4类NMOS和BiCMOS逻辑门电路3.5TTL逻辑门电路*3.6ECL逻辑门电路3.7逻辑描述中的几个问题3.8逻辑门电路使用中的几个实际问题3.9用VerilogHDL描述CMOS逻辑门电路教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。3.逻辑门电路3.1逻辑门电路简介3.1.1各种逻辑门电路系列简介3.1.2开关电路1、逻辑门:实现基本逻辑运算和常用逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1各种逻辑门电路系列简介BiCMOS门电路1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74AUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快负载能力强抗干扰功耗低74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路3.1.1数字集成电路简介逻辑变量取值0或1，对应电路中电子器件的“闭合”与“断开”。3.1.2开关电路vO=VCCRVCCvO=0VCCRSS(a)输出逻辑1(b)输出逻辑0MOS管或BJT管可以作为开关。3.2基本CMOS逻辑门电路3.2.1MOS管及其开关特性3.2.2CMOS反相器3.2.3其他基本CMOS逻辑门电路3.2.4CMOS传输门CMOS门电路是以MOS管为开关器件。MOS管的分类：N沟道P沟道P沟道N沟道MOS增强型耗尽型3.2.1MOS管及其开关特性1.N沟道增强型MOS管的结构和工作原理MOS管的分类：GDSPNNSiO2B源极栅极p-型半导体n-型半导体GDSBGDS符号1.N沟道增强型MOS管的结构和工作原理GDSPNNBVGSn-沟道VDS(1)VGS控制沟道的导电性vGS=0,vDS0,等效背靠背连接的两个二极管,iD0。vGS0,建立电场反型层vDS0,iD0。沟道建立的最小vGS值称为开启电压VT.1.N沟道增强型MOS管的结构和工作原理(2)VGS和VDS共同作用GDSPNNBVGSn-沟道VDSvGSVT,vDS0,靠近漏极的电压减小。当VGSVT,iD随VDS增加几乎成线性增加。当vDSvGD=(vGSvDS)VT,漏极处出现夹断。继续增加VDS夹断区域变大，iD饱和。2.N沟道增强型MOS管的输出特性和转移特性TGSDSTGS,VvvVv输出特性分为截止区：可变电阻区：沟道产生，iD随vDS线性增加，rds为受vGS控制可变电阻。)(21ddTGSncostDDSdsGSVvKivrv饱和区：0,DTGSiVviDOvDSVGS1VGS2VGS3VGS4饱和区可变电阻区VDS=VGSVT截止区iDOvGSVT(a)输出特性曲线（b）转移特性曲线3.其他类型的MOS管(1)P沟道增强型MOS管结构与NMOS管相反。vGS、vDS电压极性与NMOS管相反。开启电压vT为负值iDdgsB(a)标准符号dgs(b)简化符号(2)N沟道耗尽型MOS管GDSPNNB+++++++绝缘层掺入正离子，使衬底表面形成N沟道。vGS电压可以是正值、零或负值。vGS达到某一负值vP，沟道被夹断，iD=0。(2)N沟道耗尽型MOS管N沟道耗尽型MOS管符号如图。(3)P沟道耗尽型MOS管dgsBdgs(a)标准符号(b)简化符号dgsBdgs(a)标准符号(b)简化符号结构与N沟道耗尽型MOS管相反。符号如图所示。4.MOS管开关电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当υIVT当υIVTdvORdVDDvIsgiD/mAOvDS/VVGS1VGS2VGS3VGS4VDS≥VGSVT饱和区VDS≤VGSVT可变电阻区VDS=VGSVTVGS≤VT截止区MOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”，输出为高电平。当υI为低电平时：当υI为高电平时：由于MOS管栅极、漏极与衬底间电容，栅极与漏极之间的电容存在，电路在状态转换之间有电容充、放电过程。输出波形上升沿、下降沿变得缓慢。5.MOS管开关电路的动态特性3.2.2CMOS反相器1.工作原理+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0V0V5V截止导通5V5V5V0V导通截止0VVTN=2VVTP=2V逻辑图AL逻辑表达式vi(A)0vO(L)1逻辑真值表10)VVVTPTNDD(＞AL第一，vI是高电平还是低电平，TN和TP中总是一个导通而另一个截止。CMOS反相器的静态功耗几乎为零。第二，MOS管导通电阻低，截止电阻高。使充、放电时间常数小，开关速度更快，具有更强的带负载能力。第三，MOS管的，IG≈0，输入电阻高。理论上可以带任意同类门，但负载门输入杂散电容会影响开关速度。CMOS反相器的重要特点：2.电压传输特性和电流传输特性VTN)v(fvIO电压传输特性)(IDvfi电流传输特性(Transfercharacteristic)3.输入逻辑电平和输出逻辑电平05VIN/VVOUT/V5VIHminVILmax输入高电平输入低电平无定义输出高电平05VIN/VVOUT/V5VIHminVILmaxVOHminVOLmax输出低电平无定义输出高电平的下限值VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值VOH(max)4.CMOS反相器的工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间小于10ns。带电容负载ABTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1.CMOS与非门vA+VDD+5VTP1TN1TP2TN2ABLvBvL(a)电路结构(b)工作原理VTN=2VVTP=2V0V5VN输入的与非门的电路?输入端增加有什么问题?3.2.3其他基本CMOS逻辑门电路ABABL或非门BAL2.CMOS或非门+VDD+5VTP1TN1TN2TP2ABLABTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通10000V5VVTN=2VVTP=2VN输入的或非门的电路的结构?输入端增加有什么问题?AB例：分析CMOS电路，说明其逻辑功能。BABABAXBALBABABA=A⊙B异或门电路3.2.4CMOS传输门(双向模拟开关)1.传输门的结构及工作原理TPvI/vOTNvO/vICC+5V0V电路vI/vOvO/vICCTG逻辑符号υI/υOυo/υIC等效电路TPvI/vOTNvO/vICC+5V0V1、传输门的结构及工作原理设TP:|VTP|=2V，TN:VTN=2V，I的变化范围为0到+5V。0V+5V0V到+5VGSNVTN,TN截止GSP=+5V(0V到+5V)=(5到0)V开关断开，不能转送信号GSN=0V(0V到+5V)=(0到-5)VGSP0,TP截止1）当c=0，c=1时c=0=0V，c=1=+5VCTPvO/vIvI/vO+5V0VTNC+5V0VGSP=0V(2V~+5V)=2V~5VGSN=5V(0V~+3V)=(5~2)Vb、I=2V~5VGSNVTN,TN导通a、I=0V~3VTN导通，TP导通GSP|VT|,TP导通C、I=2V~3VIOvv2）当c=1，c=0时(1)传输门组成的异或门B=0TG1断开,TG2导通L=AB=12.传输门的应用ABLTG2TG1TG1导通,TG2断开L=A(2)传输门组成的数据选择器C=0TG1导通,TG2断开L=XTG2导通,TG1断开L=YC=12.传输门的应用XVDDYCLTG2TG13.3CMOS逻辑门电路的不同输出结构及参数3.3.1CMOS逻辑门电路的保护和缓冲电路3.3.2CMOS漏极开路和三态门电路3.3.3CMOS逻辑门电路的重要参数3.3.1输入保护电路和缓冲电路基本逻辑功能电路基本逻辑功能电路输入保护缓冲电路输出缓冲电路VDDvivo采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。1.输入端保护电路:(1)0vIVDD+vDF(2)vIVDD+vDF二极管导通电压：vDF(3)vIvDF当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。D1、D2截止D1导通,D2截止vG=VDD+vDFD2导通,D1截止vG=vDFRS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。D2---分布式二极管(iD大)VDDvICNTPRsD2D1TNCPvOBABAL（2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能BALABL1.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。3.3.2CMOS漏极开路（OD）门和三态输出门电路DCBATP20TN2与非门G1TP1TN1VDDVDD1与非门G2LBA与非门G1TP1TN1VDD1（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;CDABLCDAB(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻;BAL开路输出漏极电路ABL逻辑符号RPVDDLBA与非门G1RPVDDLDCBA与非门G1与非门G2CDRPVDDLABCDRPVDDLAB(2)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。+VDDIILRPn…m…k最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOLIL(total)OLOLDDpIIVVR(max)(max)(min)IL(total)pOLDDOLIRVVI(min)(max)(max)IIL（total)IOL（max)+VDDIILRPn…m…k当VO=VOHIIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)：IH(total)OH(total)IHDDpIIVVR(min)(max)VDDLAENBCTPTN2.三态(TSL)输出门电路10011截止导通111高阻×0输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门01ENAL三态门电路的应用任何时刻只能有一个门的使能端为有效，其他门输出高阻DADBDN数据总线100010001…DG1G2Gn…ENENEN3.3.3CMOS逻辑门电路的重要参数1.输入和输出的高、