第八章 系统芯片SOC设计

第八章系统芯片SOC设计SoC概述SoC是系统级集成，将构成一个系统的软/硬件集成在一个单一的IC芯片里。它一般包含片上总线、MPU核、SDRAM/DRAM、FLASHROM、DSP、A/D、D/A、RTOS内核、网络协议栈、嵌入式实时应用程序等模块，同时，它也具有外部接口，如外部总线接口和I/O端口。通常，SoC中包含的一些模块是经过预先设计的系统宏单元部件（Macrocell）或核（Cores），或者例程（Routines），称为IP模块，这些模块都是可配置的。SoC概述以超深亚微米VDSM（VeryDeepSubMicron）工艺和知识产权IP（IntellectualProperty）核复用（Reuse）技术为支撑。是当今超大规模集成电路的发展趋势，也是21世纪集成电路技术的主流，为集成电路产业提供了前所未有的广阔市场和难得的发展机遇。设计中，设计者面对的不再是电路芯片；而是能实现设计功能的IP模块库。设计不能一切从头开始，要将设计建立在较高的基础之上，利用己有的IP芯核进行设计重用。建立在IP芯核基础上的系统级芯片设计技术，使设计方法从传统的电路级设计转向系统级设计。基本概念系统芯片：将一个系统的多个部分集成在一个芯片上广义：将信息获取、处理、存储、交换甚至执行功能集成狭义：将信息处理、存储、交换等功能集成单芯片蓝牙SoC系统框架图特征：含有实现复杂功能的VLSI使用嵌入式CPU和DSP采用IP核进行设计采用VDSM技术具有从外部对芯片编程的功能SOC三大支撑技术：软硬件协同设计技术IP设计和复用技术超深亚微米设计技术IP:IntellectualPropertyIP:具有知识产权的经过验证、性能优化、可以被复用的功能模块或子系统。IP核，IP模块，系统宏单元，虚拟部件IP复用：对系统中的有些模块直接用现成的IP来实现SOC与集成电路设计的区别采用IP设计方法，提高产能软硬件同时进行设计调试不同系统兼容集成度高，设计验证难VDSM技术的采用使设计从面相逻辑转向面相互联EDA工具还未成熟集成嵌入式软件系统芯片：通过IP核复用来提高设计产能，通过系统集成来涵盖不同的技术，进行混合技术设计，包括嵌入式、高性能或低功耗逻辑、模拟、射频等技术的集成。2.SOC设计过程要求——系统描述设计高层次算法级模型，验证对系统进行软硬件划分，定义接口进行软硬件协同仿真验证对硬件进一步划分成数个宏单元，并集成验证系统集成，验证测试嵌入式系统的典型设计过程软硬件协同设计：实际上就是一个系统的软件部分、硬件部分协同开发的过程。在整个设计过程中，考虑系统软硬件部分之间的相互作用以及探索它们之间的权衡划分，实际的软硬件协同设计覆盖设计过程中的许多问题，包括系统说明与建模、异构系统的协同仿真、软硬件划分、系统验证、编译、软硬件集成、界面生成、性能与花费评估、优化等，其中软硬件划分是协同设计中最主要的挑战，它直接影响最后产品的性能与价格。3.SOC关键技术和问题软硬件协同设计软硬件划分，协同指标定义，协同分析，协同模拟，协同验证，接口综合在进行软硬件划分时，通常有两个主要的任务：第一，分配（allocation），也就是选择系统部件的过程，包括选择系统部件的类型、确定每种类型的数量；第二，划分（partitioning），在选择的部件上分配系统的功能，也就是把系统的功能进行合理的分块，使每一块映射到相应合理的部件上。这两个设计任务必须满足设计限制集，包括花费、性能、尺寸、功能、向后兼容等。SOC建模语言SystemCSystemC:一种软硬件联合建模语言在1999年11月，以Synopsys、CoWare、FroniterDesign、ARM、CygnusSolution、Ericsson、Fujitsu、Infineon、LucentTechnologies、Sony、STMicroelectronics、TaxasInstruments等为代表的、世界上最主要的EDA工具开发商、IP供应商、半导体厂家、系统和嵌入式软件公司联合宣布成立OSCI（OpenSystemCInitiative），共同合作开发一种C++建模平台，即SystemC，它是一种开放的语言。OSCI仿照Linux形式将SystemC的源代码在Web网上公开供用户免费下载，用户可以用这些源代码和编译器开发自己的模型，并与其他用户共享。认同开放式SystemC的公司还包括Actel、Alcatel、Altera、AmericanAppliedResearch、ARCCores、C0-DesignAutomation、IntegratedSiliconSystems、IntellectrualProperty、MIPSTechnologies、SimulationMagic、SummitDesign、SunMicrosystems、ViewlogicSystems、Xilinx等全球著名公司，这些公司都认为SystemC是一种很好的硬件软件联合设计语言。Ericsson公司微电子部主任Jan-OlofKismalm说：“通信系统的复杂性在不断地增加而新的系统却要求以更短的时间推向市场为了以最短的时间开发出复杂的产品，需要我们采用单一的语言描述复杂的行为和IP，我们相信SystemC可以帮助我们以更好的方法描述我们的系统，并在设计过程的初始阶段进行有效的硬件软件联合设计。这可以大大缩短我们开发产品的时间”。Kismalm先生的话表达了世界上众多公司欢迎SystemC的原因。C++编程语言是目前比较流行的计算机语言之一，已被系统结构硬件工程师和软件工程师广泛使用，但却不能准确地描述硬件建模的概念。软件算法和接口规范用C或C++语言写成，C++程序描述了系统的行为，提供了紧凑、有效的系统描述所必需的控制和调用数据。由于大多数设计者对于这些语言都很熟悉，并且有很大数量的开发工作都与之相关联，因而可利用资源比较丰富。在C++语言的基础上，SystemC提供了一种扩展C++类库进行硬件建模的方法和途径，不需要增加C++语言新的语法结构，它既是一个C++类库又是一种设计方法，可以有效地创建软件精确算法和硬件结构模型，以及SoC与系统设计的接口，可以在系统级、行为描述级和RTL级支持系统和硬件建模。同时，允许设计者继续使用所熟悉的C++语言及开发工具。SystemC由一组C++类库组成，是一种可描述硬件和软件的系统建模语言。它提供了一个支持硬件描述的类库和一个解释硬件描述的调度器，并从C++继承了对软件的描述能力。用户可使用SystemC对SOC进行描述，然后使用一般C++编译器及连接器（如MicrosoftVisualC++、BorlandC++和GNUGCC等）对SystemC描述、调度器和相关的硬件类库进行编译、链接，能够产生可执行的系统描述。就SOC本身而言，它解决了系统级设计所面临的挑战，SystemC功能之所以强大，在于它可以作为系统设计师、软件工程师和硬件工程师的共同语言。SystemC允许IP模型的复用，可共用工具的集成开发环境创建，完成从概念到实现的设计过程。同时，Verilog和VHDL语言的RTL级描述，现在也可以用SystemC在SoC设计中实现。SystemC通过在C++中增加了一个新类库的方法，实现对C++的扩充，这个新扩充的类库主要用来描述硬件模型的特性，扩充的内容包括：（1）类模板SC-module：其作用相当于VHDL语言的设计实体ENTITY，由它构成系统模型的基本划分单元。我们可以将硬件划分为许多设计实体，每一个设计实体作为一个SC-module，每个SC-module包括端口、构造函数、数据成员、子模块和进程等描述。（2）函数Process进程：用于处理并发机制，包括SC-module、SC-thread和SC-cthread。它可以实现硬件功能的仿真，可以被激活和挂起（由系统对C++多线程的调度能力实现）。SystemC提供了进程对clock、event和wait语句的敏感和挂起机制，同时支持周期仿真机制。（3）Clock时钟：用于处理硬件的定时特性。（4）支持决断和非决断类型。（5）支持C++本身所有的数据类型，还定义了一些方便硬件仿真的数据类型。（6）等待和观察机制，用来处理重激发行为。（7）多重设计层次的描述能力，具有对系统级到RTL级的多层次描述能力，并且支持不同设计层次之间的混合描述及通信能力。为此，增加了模块、端口、信号等描述，用于处理层次机制。（8）用来处理抽象通信的抽象端口和协议机制。（9）用System-main将所有的模块链接在一起，并提供时钟产生器和调式器，可以在SystemC中进行调试、分析、逐步优化设计模型。（10）调试波形观察：SystemC本身就是一个C++程序，可以用现有的C++调试工具调试，也可以用vcd等标准格式输出波形。使用SystemC进行系统设计的好处是多方面的，包括：（1）由于整个系统使用同一种语言所写，系统设计者不必懂得多种语言，同时也省略了将硬件部分转化为专用硬件描述语言（如Verilog和VHDL）的麻烦。（2）通过加入必要的硬件和时间结构，设计可逐步优化，产生好的设计，也能及早发现设计中的错误。（3）由于能在设计的高层次级别中建模，程序容易写，代码少，减少了错误的产生，也比传统的仿真速度快，从系统级模块到RTL级模块，测试程序可以重复使用。用SystemC的系统级设计方法与传统的系统级设计方法有所不同，传统的系统级设计方法首先由系统设计师使用C或C++写出系统功能模型，在系统级验证设计概念以及算法的正确性。当概念和算法得到验证后，需要硬件实现的C或C++模型部分由手工转换为VHDL或Verilog的描述，从而得到实际的硬件实现。但是该方法存在一些局限和问题：（1）手工完成C/C++到Verilog/VHDL等HDL的转换：传统的系统级设计方法中，设计人员先编写C/C++语言的系统模型，经过验证功能满足要求，再将这些系统级模型手工转换为Verilog/VHDL等HDL语言描述的模型，这个工作非常繁杂、冗长、费时且易出错。同时，它不能很好地实现软/硬件协同设计，硬件设计师在设计的后期才能参加到设计中，因此，不能在设计早期达成设计思想的一致。（2）系统模型与HDL模型的分离：当系统模型转换为HDL模型后，HDL模型将成为设计的焦点，C/C++语言的模型很快变得不再适用。如果后期设计有所变化，那么一般在HDL模型中更变，而不在C/C++语言模型中做同步改变，这样就造成了系统模型与HDL模型的分离。（3）多重系统测试：为了对C/C++语言模型的功能进行验证而创建的各种测试基准，不经过转换则不能用于HDL模型的验证。因此，设计人员不但需要将C/C++语言模型转换为HDL模型，而且要将C/C++语言模型的测试环境转换为HDL模型的测试环境。SystemC的设计方法提供了传统设计方法无法比拟的优势，主要包括：（1）逐步求精的设计方法采用C/C++语言建立系统模型，从C/C++语言描述转换为HDL描述并不是一蹴而就的，而是在小的部分中逐步求精的。在此过程中，可以加入必要的硬件和时序结构，从而创造出更加优良的设计。用这种逐步求精的设计方法学，设计师可以更容易地实现设计改变，在设计细化过程中更及时准确地发现设计缺陷。（2）单一语言实现采用SystemC能够实现从系统级到RTL级的模型描述，测试也可以采用同样的测试平台，从而省去了转换过程和测试过程的时间。对于软/硬件协同设计而言，很重要的一点就是要使软/硬件设计在设计早期与后期都能做到功能一致，从而避免了在设计后期出现意想不到的问题。IP复用技术软核（SoftCore）：用硬件描述语言或C语言写成，可以是对设计的算法级描述，或功能级描述，也可以是仅仅用于功能仿真的行为模拟，多以RTL的方式呈现。它的特点是灵活性大，可移植性好，用户能方便地把RTL和门级HDL表达的软IP核修改为自己所需要的设计，综合