计算机组成原理第三章2014-2015剖析

第三章系统总线3.1总线的基本概念3.2总线的分类3.3总线特性及性能指标3.4总线结构3.5总线控制冯·诺依曼计算机硬件框图存储器输入设备运算器控制器输出设备存储器为中心的计算机硬件框图程序存储器输出设备输入设备运算器控制器数据结果计算3.1总线的基本概念一、为什么要用总线二、什么是总线三、总线上信息的传送总线是连接各个部件的信息传输线是各个部件共享的传输介质串行并行四、总线结构计算机举例1.面向CPU的双总线结构框图中央处理器CPUI/O总线M总线3.1主存储器M.MI/O接口外部设备1外部设备2……I/O接口I/O接口外部设备n单总线（系统总线）2.单总线结构框图CPUM.MI/O接口外部设备1外部设备2I/O接口…外部设备nI/O接口…3.13.以存储器为中心的双总线结构框图系统总线M.MCPUI/O接口外部设备1…外部设备nI/O接口…存储总线3.2总线的分类1.片内总线2.系统总线芯片内部的总线数据总线地址总线控制总线双向与机器字长、存储字长有关单向与存储地址、I/O地址有关有出有入计算机各部件之间的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求3.通信总线串行通信总线并行通信总线传输方式3.2用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信3.3总线特性及性能指标CPU插件板M.M插件板I/O插件板一、总线物理实现BUS1.机械特性2.电气特性3.功能特性4.时间特性二、总线特性指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。传输方向和有效的电平范围每根传输线的功能信号的时序关系，在什么时间内有效地址数据控制三、总线的性能指标1.总线宽度2.总线带宽3.时钟同步/异步4.总线复用5.信号线数数据线的根数每秒传输的最大字节数（MB／s）与时钟同步、不同步地址线与数据线复用地址线、数据线和控制线的总和ISAEISAVL-BUSPCI模块系统总线标准四、总线标准系统模块标准界面不同厂家生产的各功能部件都遵守了相同的系统总线的要求，这就是系统总线的标准化问题。总线标准：系统与各模块、模块与模块之间的一个互连的标准界面。1.ISA总线独立CPU的总线时钟，不支持多台设备系统，数据传输必须经过CPU或DMA，最大传输速率16MBps，数据线16位，地址线24位。2.EISA总线在ISA基础上扩充开放的总线标准，分离出总线控制权，支持多台设备系统，数据传输必须经过CPU或DMA，支持多主控制器和突发方式，最大传输速率33MBps，数据线32位，地址线32位。3.PCI总线1)高性能不依附于具体处理器，支持33MHz和66MHz的总线时钟，数据线为32位，可扩展到64位，传输速率132MBps可升级到528Mbps。支持突发工作模式。2）良好的兼容性3）支持即插即用4）支持多主设备，允许主设备和从设备之间实现点对点对等存取。PCIExpress是新一代的总线接口。早在2001年的春季，英特尔公司就提出了要用新一代的技术取代PCI总线和多种芯片的内部连接，并称之为第三代I/O总线技术。它采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。5）具有与处理器和存储器子系统完全并行操作的能力。PCI总线可视为CPU与外设之间的一个中间层，通过PCI桥路（PCI控制器）与CPU连接。PCI具有数据缓冲器。6）提供数据和地址校验能力7）可扩充性好，总线驱动能力不足，可采用多层结构等。内存条芯片组BIOS芯片CPU插座串行接口AGP扩展槽PCI扩展槽电池4.AGP总线加速图形端口，显示卡专用局部总线，采用点对点通道方式，直接与主存联系，以主存作帧缓冲器，实现高速存取。最大数据传输率为266Mbps。5.USB总线计算机串行接口总线标准，实现外设的快速简单连接1）具有真正的即插即用特征。2）具有很强的连接能力，使用USBHUB最多可链式连接127个外设到同一系统。3）数据传输速率USB1.0：1.5Mbps，12Mbps。USB2.0数据传输速率可达480Mbps，USB3.0理论带宽达到5Gbps。4）标准统一，减少了PC主板插槽需求。5）连接电缆轻巧，电源体积小。4芯电缆，6）生命力强。大多数计算机采用分层次的多总线结构。在这种结构中，速差异较大的设备使用不同速度的总线，而速度相近的设备模块使用同一类总线。25大多数计算机采用了分层次的多总线结构。右图一个三层次的多总线结构即有CPU总线、PCI总线和ISA总线。26Pentium机的总线结构分为三层：CPU总线、PCI总线和ISA总线。CPUPCIISA北桥南桥总线控制由总线控制器控制，负责决定哪个部件发送信息，如何传送定时等。总线控制包括判优控制和通信控制。3.5总线控制3.5总线控制一、总线判优控制•主设备(模块)对总线有控制权•从设备(模块)响应从主设备发来的总线命令1.基本概念总线上的信息传送是由主设备发起的，若多个设备同时使用总线时，就由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定总线使用权。•总线判优控制分布式集中式链式查询计数器定时查询独立请求方式2.链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS-总线忙BR-总线请求BG-总线同意3.5I/O接口10BS-总线忙BR-总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址3.计数器定时查询方式I/O接口13.5计数器设备地址1排队器排队器4.独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-总线同意BR-总线请求3.55.三种总线控制方式比较：1)链式查询方式，只需要几根线就能按照一定次序实现总线控制，并且容易扩展设备，对电路故障敏感，且优先级别低的设备可能很难获得请求。3根线2）计数器定时查询方式，对电路故障不如链式查询方式敏感，但增加了控制线，控制也比较复杂。Log2n根线3）独立请求方式，响应速度快，优先次序控制灵活，但控制线数量多，总线控制复杂。2n根线6.分布式仲裁分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有请求的时候，把它们唯一的仲裁号发送到共享的仲裁总线上。每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，撤销它的总裁号。最后获胜的仲裁号保留在总线上。分布式仲裁是以优先级仲裁策略为基础。二、总线通信控制（分时控制）1.目的2.总线周期：完成一次总线操作的时间主模块申请，总线仲裁决定主模块向从模块给出地址和命令启动从模块主模块和从模块交换数据主模块撤销有关信息，让出总线使用权。申请分配阶段寻址阶段传数阶段结束阶段解决通信双方协调配合问题由统一时标控制数据传送,一般由总线控制部件发出。充分挖掘系统总线每瞬间的潜力同步通信异步通信半同步通信分离式通信3.总线通信的四种方式采用应答方式，没有公共时钟标准同步、异步结合。总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合。(1)同步式输入设备向CPU传输数据T1总线传输周期T2T3T4时钟地址读命令数据总线传输周期是连接在总线上的两个部件完成一次完整且可靠的信息传输时间。包含4个时钟周期T1，T2，T3，T4对于读命令,传输周期如下:1）T1主模块发地址2）T2主模块发读命令3）T3从模块提供数据4）T4主模块撤销读命令，从模块撤销数据(2)同步式数据输出传输T1总线传输周期T2T3T4时钟地址写命令数据对于写命令，传输周期如下：T1主模块发地址T1.5主模块提供数据T2主模块发出写命令，从模块接收命令后，必须在规定时间内将数据总线上的数据写到地址总线指明的单元中。T4主模块撤销写命令和数据等信号优点：规定明确、统一、模块间配合简单一致。缺点：主从模块之间的配合属于强制“同步”，必须在规定时间内完成，对不同速度的部件，必须按照最慢速度的部件设计公共时钟。一般用于：总线周期较短，各部件存取周期比较一致的场合。例3.1假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？例1：(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线传输周期等于4个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?(2)如果一个总线传输周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?(3)异步通信异步通信允许多模块的速度不一致性，没有公共的时钟标准，不要求所有部件严格的统一操作时间，而是采用应答式（握手方式）。主模块发出请求信号时，一直等待从模块反馈回来响应信号后，才开始通信。主从模块之间增加两条应答线。1）不互锁方式主模块发出请求信号，不必等待接到从模块的回答信号，而是经过一段时间，确认从模块已经收到请求信号后，便撤除其请求信号。从模块接收到请求信号，在条件允许时发出回答信号，而且是经过一段时间，确认主模块已收到回答信号后，主动撤销回答信号。2)半互锁方式主模块发出请求信号，必须待接到从模块的回答信号后再撤销其请求信号，有互锁关系。从模块在接到请求信号后发出回答信号，但不必等待获知主模块的请求信号已经撤销，而是过段时间自动撤销其回答信号，无互锁关系。3）全互锁方式主模块发出请求信号，必须待接到从模块的回答信号后再撤销其请求信号，有互锁关系。从模块发出回答信号，必须等待获知主模块的请求信号已经撤销，再撤销其回答信号。不互锁半互锁全互锁3.5主设备从设备请求回答异步通信可用于并行传送和串行传送。串行异步没有时钟信号，不需传送同步信号，1）约定字符格式：1个起始位（低电平），5~8个数据位，一个校验位，1或1.5或2个终止位（高电平），起始位至终止位构成一帧，两帧之间的间隔可以是任意长度。2）波特率：单位时间传送二进制数据的位数，用bps（位/秒）表示，记作波特率。例3.2在异步串行通信系统中，假设每秒传送120个数据帧，其字符格式规定包含1个起始位，7个数据位，1个奇校验位，1个终止位，计算波特率。例3.3画图说明用异步串行传输方式发送8位十六进制数据95H。要求字符格式为：1位起始位、8位数据位、1位偶校验位、1位终止位。3）比特率异步通信字符格式包含若干附加位，只考虑有效数字位。用比特率来衡量异步串行通信的数据传输速率，即单位时间内传送二进制有效数据的位数，单位bps。例3.4在异步串行传输系统中，若字符格式为:1位起始位、8位数据位、1位奇校验位、1位终止位。假设波特率1200bps，求此时的比特率。(4)半同步通信同步发送方用系统时钟前沿发信号接收方用系统时钟后沿判断、识别3.5（同步、异步结合）异步允许不同速度的模块和谐工作增加一条“等待”响应信号WAIT以输入数据为例的半同步通信时序T1主模块发地址T2主模块发读命令…T3从模块提供数据T4从模块撤销数据，主模块撤销命令Tw当为低电平时，等待一个TWAITTw当为低电平时，等待一个TWAIT3.5T1总线传输周期T2TwTw时钟地址WAIT读T3数据半同步通信适合于系统工作速度不高又包含了许多工作速度差异较大的各类设备组成的简单系统。优点：比异步通信简单，在全系统内各模块在统一的系统个时钟控制下同步工作，可靠性较高，同步结构方便。缺点:对系统时钟频率不能要求太高，故从整体上来看，系统工作的速度还不是很高。总线传输周期（以输入数据为例）•主模块发地址、命令•从模块准备数据•从模块向主模块发数据总线空闲3.5占用总线不占用总线占用总线(5)分离式通信(5)分离式通信充分挖掘系统总线每瞬间的潜力主模块A获得总线使用权，将命令、地址以及其他有