计算机组成原理答案

计算机系统概论第一章习题与题解1.什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解：P3计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。计算机硬件——计算机的物理实体。计算机软件——计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。5.冯·诺依曼计算机的特点是什么？解：冯氏计算机的特点是：P9·由运算器、控制器、存储器、输入设备、输出设备五大部件组成；·指令和数据以同一形式（二进制形式）存于存储器中；·指令由操作码、地址码两大部分组成；·指令在存储器中顺序存放，通常自动顺序取出执行；·以运算器为中心（原始冯氏机）。7.解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。解：P10主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；CPU——中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；主存——计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；存储单元——可存放一个机器字并具有特定存储地址的存储单位；存储元件——存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取；存储字——一个存储单元所存二进制代码的逻辑单位；存储字长——一个存储单元所存二进制代码的位数；存储容量——存储器中可存二进制代码的总量；机器字长——CPU能同时处理的数据位数；指令字长——一条指令的二进制代码位数；8.解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：CPU——CentralProcessingUnit，中央处理机（器），见7题；PC——ProgramCounter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器；IR——InstructionRegister，指令寄存器，存放当前正在执行的指令的寄存器；CU——ControlUnit，控制单元（部件），控制器中产生微操作命令序列的部件，为控制器的核心部件；ALU——ArithmeticLogicUnit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件；ACC——Accumulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器；MQ——Multiplier-QuotientRegister，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。X——此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；MAR——MemoryAddressRegister，存储器地址寄存器，内存中用来存放欲访问存储单元地址的寄存器；MDR——MemoryDataRegister，存储器数据缓冲寄存器，主存中用来存放从某单元读出、或写入某存储单元数据的寄存器；I/O——Input/Outputequipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送；MIPS——MillionInstructionPerSecond，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位；CPI——CyclePerInstruction，执行一条指令所需时钟周期数，计算机运算速度指标计量单位之一；FLOPS——FloatingPointOperationPerSecond，每秒浮点运算次数，计算机运算速度计量单位之一。10.指令和数据都存于存储器中,计算机如何区分它们？解：计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。返回目录系统总线第三章1.什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？解：总线是多个部件共享的传输部件；总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用；为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。4.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？解：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器查询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。5.解释下列概念：总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。解：总线的主设备（主模块）——指一次总线传输期间，拥有总线控制权的设备（模块）；总线的从设备（从模块）——指一次总线传输期间，配合主设备完成传输的设备（模块），它只能被动接受主设备发来的命令；总线的传输周期——总线完成一次完整而可靠的传输所需时间；总线的通信控制——指总线传送过程中双方的时间配合方式。6.试比较同步通信和异步通信。解：同步通信——由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合；异步通信——不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。8.为什么说半同步通信同时保留了同步通信和异步通信的特点？解：半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。10.为什么要设置总线标准？你知道目前流行的总线标准有哪些？什么叫plugandplay？哪些总线有这一特点？解：总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；目前流行的总线标准有：ISA、EISA、PCI等；plugandplay——即插即用，EISA、PCI等具有此功能。11.画一个具有双向传输功能的总线逻辑图。解：此题实际上是要求设计一个双向总线收发器，设计要素为三态、方向、使能等控制功能的实现，可参考74LS245等总线缓冲器芯片内部电路。逻辑图如下：（n位）GDIRA1B1AnBn……………………12.设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计：（1）设计一个电路，在同一时间实现D→A、D→B和D→C寄存器间的传送；（2）设计一个电路，实现下列操作：T0时刻完成D→总线；T1时刻完成总线→A；T2时刻完成A→总线；T3时刻完成总线→B。解：（1）采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器，其输出可直接挂总线。A、B、C三个寄存器的输入采用同一脉冲打入。注意-OE为电平控制，与打入脉冲间的时间配合关系为：-OE：令：BUSA=BUSB=BUSC=CP；DBUS=-OE；当CP前沿到来时，将DA、B、C。现以8位总线为例，设计此电路，如下图示：数据总线D7D0BUSA1Q8QOE1D8D374D1Q8QOE1D8D374A1Q8QOE1D8D374B1Q8QOE1D8D374CBUSCBUSBBUSDDBUSCBUSBBUSABUS（2）寄存器设置同（1），由于本题中发送、接收不在同一节拍，因此总线需设锁存器缓冲，锁存器采用74LS373（电平使能输入）。节拍、脉冲配合关系如下：时钟：CLK：节拍电平：Ti：打入脉冲：Pi：图中，脉冲包在电平中，为了留有较多的传送时间，脉冲设置在靠近电平后沿处。节拍、脉冲分配逻辑如下：二位格雷码同步计数器1&&&&111GY0Y11/2139Y2ABY31CLKP0P1P2P3T0T1T2T3-T0-T1-T2-T3节拍、脉冲时序图如下：时钟：CLK：输出：T0：T1：T2：T3：输入：P0：P1：P2：P3：以8位总线为例，电路设计如下：（图中，A、B、C、D四个寄存器与数据总线的连接方法同上。）=11Q8QOE1D8D374A1Q8QOE1D8D374BBUSBDBUSCBUSBBUSABUSBUSA1Q8QOE1D8D374DBUSD1Q8QOEG1D8D3731Q8QOE1D8DBUSC374C=1T1T3T0T2数据总线（D7~D0）令：ABUS=-T2DBUS=-T0BUSA=P1BUSB=P3返回目录存储器第四章4.说明存取周期和存取时间的区别。解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期=存取时间+恢复时间5.什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽=1/200nsX32位=160M位/秒=20MB/S=5M字/秒6.某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。解：存储容量是64KB时，按字节编址的寻址范围就是64KB，则：按字寻址范围=64KX8/32=16K字按字节编址时的主存地址分配图如下：0123…………65465534655327…………6553565533字地址HB—————字节地址—————LB048……65528655327.一个容量为16KX32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1KX4位，2KX8位，4KX4位，16KX1位，4KX8位，8KX8位解：地址线和数据线的总和=14+32=46根；各需要的片数为：1KX4：16KX32/1KX4=16X8=128片2KX8：16KX32/2KX8=8X4=32片4KX4：16KX32/4KX4=4X8=32片16KX1：16KX32/16KX1=32片4KX8：16KX32/4KX8=4X4=16片8KX8：16KX32/8KX8=2X4=8片9.什么叫刷新？为什么要刷新？说明刷新有几种方法。解：刷新——对DRAM定期进行的全部重写过程；刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种——集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；异步式：是集中式和分散式的折衷。10.半导体存储器芯片的译码驱动方式有几种？解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。11.画出用1024X4位的存储芯片组成一个容量为64KX8位的存储器逻辑框图。要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。解：设采用SRAM芯片，总片数=64KX8位/1024X4位=64X2=128片题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：页面容量=总容量/页面数=64KX8位/4=16KX8位；组容量=页面容量/组数=16KX8位/16=1KX8位；组内片数=组容量/片容量=1KX8位/1KX4位=2片；地址分配：1KX4SRAM1KX4SRAMA9~0-WE-CSiD7D6D5D4D3D2D1D0页面号组号组内地址2410组逻辑图如下：（位扩展）1KX8页面逻辑框图：（字扩展