常用的组合逻辑电路

下一页总目录章目录返回上一页20.8加法器20.8.1二进制十进制：0~9十个数码，“逢十进一”。在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一”。20.8.1加法器一、加法器的基本概念及工作原理加法器——实现两个二进制数的加法运算1．半加器:只能进行本位加数、被加数的加法运算而不考虑低位进位。列出半加器的真值表：BABABASABC画出逻辑电路图:由真值表直接写出表达式:ABCS&=1输入输出被加数A加数B和数S进位数C0001101100101001ABSC∑CO2．全加器:能同时进行本位数和相邻低位的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iiiCBACBACBA)()(1iiiiii1iii1iiiiCBACBACBACBAC11ii1iiiiCCBABA输入输出AiBiCi-1SiCi0000010100111001011101110010100110010111下一页总目录章目录返回上一页画出全加器的逻辑电路图：1iiiiCBAS∑COABiii-1CCiSiCI逻辑符号1ii1iiiiCCBABACi逻辑图&=11AiCiSiCi-1Bi&&下一页总目录章目录返回上一页加法器:实现二进制加法运算的电路进位如：000011+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现下一页总目录章目录返回上一页二、多位数加法器4位串行进位加法器iBCi-1iASiiCBC-10A00S∑Bii-1CAiiSiC101ACB1S∑Bii-1CAiiSiC212ACB2S∑Bii-1CAiiSiC323ACB3S∑C3下一页总目录章目录返回上一页20.9编码器把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。n位二进制代码有2n种组合，可以表示2n个信息。要表示N个信息所需的二进制代码应满足2nN下一页总目录章目录返回上一页20.8.1二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码下一页总目录章目录返回上一页(1)分析要求：输入有8个信号，即N=8，根据2nN的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)设输入信号高电平有效。下一页总目录章目录返回上一页001011101000010100110111I0I1I2I3I4I5I6I7(2)列编码表：输入输出Y2Y1Y0下一页总目录章目录返回上一页(3)写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7下一页总目录章目录返回上一页(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0下一页总目录章目录返回上一页当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。20.9.3优先编码器下一页总目录章目录返回上一页CT74LS4147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111输入(低电平有效)输出(8421反码)001101001111101000111010011111010101111101011111111011001111111011011111111101110下一页总目录章目录返回上一页例:CT74LS147集成优先编码器(10线-4线)T4147引脚图低电平有效GND1287654YYIIIII091233CCNYIIIIYU16151413121110912345678CT74LS4147下一页总目录章目录返回上一页将十进制数0~9编成二进制代码的电路20.8.2二–十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码下一页总目录章目录返回上一页列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD码编码表下一页总目录章目录返回上一页写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.=I4+I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7I5+I7..=I2+I6I3+I7Y1=I2+I3+I6+I7下一页总目录章目录返回上一页画出逻辑图10000000011101101001&&&111111I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0下一页总目录章目录返回上一页法二：98983.IIIIY765476542IIIIIIIIY763276321IIIIIIIIY97531975310IIIIIIIIIIY7I下一页总目录章目录返回上一页十键8421码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K×10S001S12S23S34S45S56S67S78S89S9下一页总目录章目录返回上一页20.10译码器和数字显示译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。20.10.1二进制译码器8个3位译码器二进制代码高低电平信号下一页总目录章目录返回上一页(a)74HC139集成译码器Y0Y1Y2Y3EA0A1A0A10Y1Y2Y3YE1/274x139LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E输出输入功能表集成电路译码器下一页总目录章目录返回上一页CT74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端S是使能端下一页总目录章目录返回上一页输入输出SA0A1Y0110000011001101110139功能表Y1Y2Y3111011101110111CT74LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端S是使能端S=0时译码器工作输出低电平有效下一页总目录章目录返回上一页(b)74HC138(74LS138)集成译码器A0A1A21E2EE37YGNDVCC1Y2Y3Y4Y5Y6Y0Y12345678910111213141516引脚图逻辑图74HC138Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1A0A1A2下一页总目录章目录返回上一页74HC138集成译码器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××H××HHHHHHHH××××H×A2E3输出输入A1A0下一页总目录章目录返回上一页2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3输出输入A1A00120AAAY0121AAAY0122AAAY0123AAAY0125AAAY0126AAAY0124AAAY0127AAAY下一页总目录章目录返回上一页~3线–8线译码器的~含三变量函数的全部最小项。Y0Y7基于这一点用该器件能够方便地实现三变量逻辑函数。2、用译码器实现逻辑函数CBAY00m74HC138Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1A0A1A2A0+5VEY0Y1Y2Y3Y4Y5Y6Y7ABC11mCBAY77mCBAY22mBCAY...当E3=1，E2=E1=0时下一页总目录章目录返回上一页用译码器实现逻辑函数例1:试用译码器和门电路实现逻辑函数：ACBCABLABCCABCBABCAL7653mmmm解：将逻辑函数转换成最小项表达式:再转换成与非—与非形式。=m3+m5+m6+m7用一片74138加一个与非门就可实现该逻辑函数。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&Y7下一页总目录章目录返回上一页7620mmmm74HC138Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1A0A1A27620mmmmABCAL例2：用一片74HC138实现函数首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.+5VABCL&7620YYYYABCCABCBACBAL下一页总目录章目录返回上一页例3:已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非—与非形式:ABCCBACBACBAL7421mmmmmmmm7421CABCBABCAF65mmmmmm3653CABCBACBACBAG64206420mmmmmmmm输出输入001100101010101010011100000001010011100101110111LFGABC真值表下一页总目录章目录返回上一页用一片74138加三个与非门就可实现该组合逻辑电路。可见，用译码器实现多输出逻辑函数时，优点更明显。65mmmF37421mmmmL642mmmmG0与非—与非形式:3121YGYY74138A005Y2AGGY71YY2Y4A6A2BABC100FGL&&&脉冲信号计数器译码器驱动器显示器KHz20.10译码器和数字显示下一页总目录章目录返回上一页20.10.2二-十进制显示译码器在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器下一页总目录章目录返回上一页gfedcba1.半导体数码管由七段发光二极管构成例：共阴极接法abcdefg01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接