数字集成电路设计流程

数字集成电路设计流程一、集成电路设计介绍什么是集成电路？(相对分立器件组成的电路而言)把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完成。什么是集成电路设计？根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。1.1集成电路的发展历程@1947年12月Bell实验室肖克莱、巴丁、布拉顿发明了第一只点接触金锗晶体管，1950年肖克莱、斯帕克斯、迪尔发明单晶锗NPN结型晶体管。@52年5月英国皇家研究所的达默提出集成电路的设想。@58年德克萨斯仪器公司基尔比为首的小组研制出第一块由12个器件组成的相移振荡和触发器集成电路。这就是世界上最早的集成电路，也就是现代集成电路的雏形或先驱。集成电路的发展除了物理原理外还得益于许多新工艺的发明：50年美国人奥尔和肖克莱发明的离子注入工艺；56年美国人富勒发明的扩散工艺；60年卢尔和克里斯坦森发明的外延生长工艺；60年kang和Atalla研制出第一个硅MOS管；70年斯皮勒和卡斯特兰尼发明的光刻工艺等等，使晶体管从点接触结构向平面结构过渡并给集成电路工艺提供了基本的技术支持。因此，从70年代开始，第一代集成电路才开始发展并迅速成熟。此后40多年来，IC经历了从SSI(SmallScalentegreted)-MSI-LSI-VLSI-ULSI的发展历程。现在的IC工艺已经接近半导体器件的极限工艺。以CMOS数字IC为例，在不同发展阶段的特征参数见表1－1。表1-1集成电路不同发展阶段的特征参数主要特征主要特征SSIMSILSIVLSIULSIGSL元件数/片102102-103103-105105-107107-109109特征线宽μm5-103-51-310.3-0.5.12-0.18氧化层厚nm120100401510-15结深μm1.2-20.5-1.20.2-0.50.1-0.2硅片直径inch22-34-568121.2集成电路的分类可以按器件结构类型、集成电路规模、使用基片材料、电路功能以及应用领域等方法划分。双极型TTLECLNMOS单片ICMOS型PMOSCMOSBiCMOS按结构分类BiMOSBiCMOS混合IC厚膜混合IC薄膜混合IC按规模分类SSI/MSI/LSI/VLSI/ULSI/GSI组合逻辑电路数字电路时序逻辑电路按功能分类模拟电路线性电路非线性电路数模混合电路集成电路的设计过程：设计创意+仿真验证功能要求行为设计（VHDL）Singoff集成电路芯片设计过程框架是行为仿真综合、优化——网表时序仿真布局布线——版图后仿真否是否否是—设计业—设计的基本过程（举例）功能设计逻辑和电路设计设计验证版图设计集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。设计与制备之间的接口：版图集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求1.3IC的设计手段一、设计手段的演变过程IC的设计方法和手段经历了几十年的发展演变，从最初的全手工设计发展到现在先进的可以全自动实现的过程。这也是近几十年来科学技术，尤其是电子信息技术发展的结果。从设计手段演变的过程划分，设计手段经历了手工设计、计算机辅助设计（ICCAD）、电子设计自动化EDA、电子系统设计自动化ESDA以及用户现场可编程器阶段。1．原始手工设计：设计过程全部由手工操作，从设计原理图，硬件电路模拟，到每个元器件单元的集成电路版图设计，布局布线直到最后得到一套集成电路掩膜版，全部由人工完成。设计流程为：设计原理图，硬件电路，电路模拟，元器件版图设计，版图布局布线，（分层剥离，刻红膜，初缩精缩，分步重复）制版，流片，成品。2．计算机辅助设计：从70年代初开始，起初仅仅能够用个人计算机辅助输入原理图，接着出现SPICE电路模拟软件，逐渐开始ICCAD的发展，后来越来越多的计算机辅助设计软件，越来越强的计算机辅助设计功能，不但提供了先进的设计方法和手段，更推动ICCAD技术向自动化设计发展。初期的ICCAD功能较少，只能对某些功能进行辅助设计，现在利用计算机辅助设计可以实现的功能大致包括：电路或系统设计，逻辑设计，逻辑、时序、电路模拟，版图设计，版图编辑，反向提取，规则检查等等。3．用计算机辅助工程CAE的电子设计自动化EDA：CEA配备了成套IC设计软件，为IC设计提供了完备、统一、高效的工作平台。使利用EDA设计LSI和VLSI成为可能。ICCAD和EDA以及半导体集成电路技术的发展使IC设计发生两个质的飞跃：（1）版图设计方面：除了传统的人机交互式方法对全定制版图进行编辑、绘图外，定制，半定制设计思想的确立使自动半自动布局成为可能。（2）逻辑设计方面：逻辑综合软件的开发，使系统设计者只要用硬件描述语言（如VHDL语言）给出系统行为级的功能描述，就可以由计算机逻辑综合软件处理，得到逻辑电路图或网表，优化了逻辑设计结果。EDA设计流程：系统设计，功能模拟，逻辑综合，时序模拟，版图综合，后模拟。4．电子系统设计自动化ESDAESDA的目的是为设计人员提供进行系统级设计的分析手段，进而完成系统级自动化设计，最终实现SOC芯片系统。但ESDA仍处于发展和完善阶段，尚需解决建立系统级仿真库和实现不同仿真工具的协同模拟。利用ESDA工具完成功能分析后，再用行为级综合工具将其自动转化成可综合的寄存器级RTL的HDL描述，最后就可以由EDA工具实现最终的芯片设计。ESDA的流程：系统设计，行为级模拟，功能模拟，逻辑综合，时序模拟，版图综合，后模拟。然后由生产厂家制版，流片，成品。5．可编程器件的ASIC设计可编程ASIC是专用集成电路发展的另一个有特色的分支，它主要利用可编程的集成电路如PROM,GAL,PLD,CPLD,FPGA等可编程电路或逻辑阵列编程，得到ASIC。其主要特点是直接提供软件设计编程，完成ASIC电路功能，不需要再通过集成电路工艺线加工。可编程器件的ASIC设计种类较多，可以适应不同的需求。其中的PLD和FPGA是用得比较普遍得可编程器件。适合于短开发周期，有一定复杂性和电路规模的数字电路设计。尤其适合于从事电子系统设计的工程人员利用EDA工具进行ASIC设计。1.4ASIC设计方法：集成电路制作在只有几百微米厚的原形硅片上，每个硅片可以容纳数百甚至成千上万个管芯。集成电路中的晶体管和连线视其复杂程度可以由许多层构成，目前最复杂的工艺大约由6层位于硅片内部的扩散层或离子注入层，以及6层位于硅片表面的连线层组成。就设计方法而言，设计集成电路的方法可以分为全定制、半定制和可编程IC设计三种方式。1.4.1．全定制设计简述全定制ASIC是利用集成电路的最基本设计方法（不使用现有库单元），对集成电路中所有的元器件进行精工细作的设计方法。全定制设计可以实现最小面积，最佳布线布局、最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性（如线性度、对称性、电流容量、耐压等）有特殊要求的场合；或者在没有现成元件库的场合。特点：精工细作，设计要求高、周期长，设计成本昂贵。由于单元库和功能模块电路越加成熟，全定制设计的方法渐渐被半定制方法所取代。在现在的IC设计中，整个电路均采用全定制设计的现象越来越少。全定制设计要求：全定制设计要考虑工艺条件，根据电路的复杂和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素。※需要经验和技巧，掌握各种设计规则和方法,一般由专业微电子IC设计人员完成；※常规设计可以借鉴以往的设计，部分器件需要根据电特性单独设计；※布局、布线、排版组合等均需要反覆斟酌调整，按最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原则设计版图。※版图设计与工艺相关，要充分了解工艺规范，根据工艺参数和工艺要求合理设计版图和工艺。1.4.2.半定制设计方法简述半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。基于标准单元的设计方法是：将预先设计好的称为标准单元的逻辑单元，如与门，或门，多路开关，触发器等，按照某种特定的规则排列，与预先设计好的大型单元一起组成ASIC。基于标准单元的ASIC又称为CBIC(CellbasedIC)。基于门阵列的设计方法是在预先制定的具有晶体管阵列的基片或母片上通过掩膜互连的方法完成专用集成电路设计。半定制主要适合于开发周期短，低开发成本、投资、风险小的小批量数字电路设计。1.4.3基于标准单元的设计方法该方法采用预先设计好的称为标准单元的逻辑单元，如门电路、多路开关、触发器、时钟发生器等，将它们按照某种特定的规则排列成阵列，做成半导体门阵列母片或基片，然后根据电路功能和要求用掩膜版将所需的逻辑单元连接成所需的专用集成电路。单元库中所有的标准单元均采用定制方法预先设计，如同搭积木或砌墙一样拼接起来，通常按照等高不等宽的原则排列，留出宽度可调的布线通道。CBIC的主要优、缺点：※用预先设计、预先测试、预定特性的标准单元库，省时、省钱、少风险地完成ASIC设计任务。※设计人员只需确定标准单元的布局以及CBIC中的互连。※标准单元可以置放于芯片的任何位置。※所有掩膜层是定制的；※可内嵌定制的功能单元；※制造周期较短，开发成本不是太高。※需要花钱购买或自己设计标准单元库；※要花较多的时间进行掩膜层的互连设计。具有一个标准单元区与4个固定功能块的基于单元的ASIC示意图见图1.2。CBIC的设计和版图规则：版心面积较小，无冗余元件，但建库工作量大，所有掩膜层需定制，晶体管和互连由定制方法连接；可以内嵌定制的功能块；制造周期较短。标准单元的版图结构见图1.3，两层金属的布局及布线见图1.4。单元按等高不等宽的方式排列成行，行间留出布线通道，金属1和金属2采取互相垂直运行。上方和下方的最底层金属分别为VDD和GAN(VSS)。在n阱区内进行P扩散形成P沟MOS器件，在P阱区扩散N型N形成MOS器件。MOS器件的源漏之间采用金属栅或者多晶栅。源、漏（栅）开引线孔，经金属线互连构成电路。各单元与其它单元之间通过中心连接点的引线孔连接。在采用多层金属的结构中，金属层之间的连接也是通过特定的过孔实现。图1.3标准单元的版图结构1.4.4基于门阵列的ASIC门阵列是将晶体管作为最小单元重复排列组成基本阵列，做成半导体门阵列母片或基片，然后根据电路功能和要求用掩膜版将所需的逻辑单元连接成所需的专用集成电路。用门阵列设计的ASIC中，只有上面几层用作晶体管互连的金属层由设计人员用全定制掩膜方法确定，这类门阵列称为掩膜式门阵列MGA（maskedgatearray）。门阵列中的逻辑单元称为宏单元，其中每个逻辑单元的基本单元版图相同，只有单元内以及单元之间的互连是定制的。客户设计人员可以从门阵列单元库中选择预先设计和预定特性逻辑单元或宏单元，进行定制的互连设计。门阵列主要适合于开发周期短，低开发成本的小批量数字电路设计。MGA门阵列可以分为：※通道式门阵列－基本单元行与行之间留有固定的布线通道，只有互连是定制的。※无通道门阵列（门海）－无预留的布线区，在门阵列掩膜层上面布线。※结构式门阵列－结合CBIC和MGA的特点，除了基本单元阵列外，还有内嵌的定制功能模块。芯片效率高，价格较低，设计周期短。由于MGA的门阵基本单元是固定的，不便于实现存储器之类的电路。在内嵌式门阵列中，留出一些IC区域专门用于实现特殊功能。利用该内嵌区域可以设计存储器模块或其它功能电路模块。1.4.5.可编程ASIC可编程逻辑器件（PLD，programablelogicdevice）是一类标准的通用IC，对这类器件编程也可以实现ASIC功能。可编程逻辑器件的特点是：※无定制掩膜层或逻辑单元※设计周期短※单独的大块可编程互连※由可编程阵列逻辑，触发