组合逻辑电路基本概念复习题

1组合逻辑电路基本概念复习题填空1．消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加__________，并在输出端并联。冗余项、电容器2．要扩展得到1个16-4线编码器，需要片74LS148。23．在组合逻辑电路中，当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时，会有时间先后，这一现象称为_________，由此而产生输出干扰脉冲的现象称为。竞争、冒险4．所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路各的组合，而与电路的无关。输入状态、原来的状态5．组合逻辑电路由逻辑门电路组成，不包含任何，没有能力。记忆元件、记忆6．常见的中规模组合逻辑器件有和等。编码器、译码器、数据选择器、数值比较器、加法器任选二个。7．加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相加不考虑的加法器。低位向本位的进位8．全半加器既要考虑本位两个二进制数进行相加，还要考虑的加法器。低位向本位的进位9．用全加器组成多位二进制数加法器时，加法器的进位方式通常有、、2种。串行进位、并行进位10．基本译码器电路除了完成译码功能外，还能实现和功能。逻辑函数发生、多路分配11．多路分配器可以直接用来实现。译码器12．与4位串行进位加法器比较，使用超前进位全加器的目的是。提高运算速度13．在分析门电路组成的组合逻辑电路时，一般需要先根据写出逻辑表达式。逻辑电路图14．数据选择器的功能相当于多个输入的数据数据开关，是指经过选择，把通道的数据传送到的公共数据通道上去。多个、唯一15．数据分配器的功能相当于一个多输出的数据开关，是将数据源来的数据根据需要，送到不同的通道上去。经过选择，把通道的数据传送到的公共数据通道上去。一个、多个16．加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了，但结构比较。运算速度、复杂17．加法器串行进位的级联方式由于结构，主要用在数字设备中。简单、低速选择1．比较两个一位二进制数A和B，当BA时输出1F，则F的表达式是（C）。A、ABFB、BAFC、BAFD、BAF2．设计加法器的超前进位是为了（B）。A．电路简单B．每一级运算不需等待进位C．连接方便D．使进位运算由低位到高位逐位进行23．编码器用5位二进制代码可对（）个信号进行编码。A．64B．32C．128D．164．数据选择器不能够做（D）使用。A．函数发生器B．多路数据开关C．多路数据选择器D．数据比较器5、不属于组合逻辑电路的器件是（D）。（1分）A、编码器B、译码器C、数据选择器D、计数器6．分析组合逻辑电路时，不需要进行（D）。A．写出输出函数表达式B．判断逻辑功能C．列真值表D．画逻辑电路图7．一块数据选择器有三个选择输入（地址输入）端，则它的数据输入端有（C）个。A、3B、6C、8D、110．一片四位二进制译码器，它的输出函数最多可以有（D）个。A、1B、8C、10D、1612．（B）不是组合逻辑电路。A．加法器B．触发器C．数据选择器D．译码器13、数值比较器对A、B两数进行比较时，首先进行比较的是A、B的（A）。A、最高位B、最低位C、所有位D、低位级联输入15．16位输入的二进制编码器，其输出端有(C)位。A.256B.128C.4D.316、一位全加器除完成半加器的功能外，还要考虑（B）问题。A、向高位进位B、低位向本位的进位C、向高位借位D、低位向本位借位18．要比较二进制数A和B的大小，比较器需要（C）A．从低位到高位逐位比较B．从低位到高位同步比较C．从高位到低位逐位比较D．所有位同时比较19、一位半加器与全加器功能相比，不需考虑（B）问题。A、向高位进位B、低位向本位的进位C、向高位借位D、低位向本位借位21．编码器用7位二进制代码可对（B）个信号进行编码。A．64B．128C．32D．25622、可以用作数据分配器的是（B）。A、编码器B、译码器C、数据选择器D、数据比较器23、组合逻辑电路中，正确的描述是（A）。A、没有记忆元件B、包含记忆元件C、存在有反馈回路D、双向传输26、超前进位加法器可以（D）。A、精确计算B、延长计算时间C、提高计算容量D、提高运算速度27、将两片8线-3线编码器进行级联，可以构成（B）编码器。A、8线-3线B、16线-4线C、16线-3线D、8线-4线30.二输入与非门当输入变化为(A)时，输出可能有竞争冒险。A.01→10B.00→10C.10→11D.11→011．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现3象称为竞争冒险。3．8线—3线优先编码器74LS148的优先编码顺序是7I、6I、5I、…、0I，输出为2Y1Y0Y。输入输出均为低电平有效。当输入7I6I5I…0I为11010101时，输出2Y1Y0Y为010。4．3线—8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出07Y~Y=11111101。5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y(A＞B)、Y(A＝B)和Y(A＜B)，则Y(A＞B)的逻辑表达式为BA。8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。9．多位加法器采用超前进位的目的是简化电路结构×。（√，×）10．组合逻辑电路中的冒险是由于引起的。A．电路未达到最简B．电路有多个输出C．电路中的时延D．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A．在输出级加正取样脉冲B．在输入级加正取样脉冲C．在输出级加负取样脉冲D．在输入级加负取样脉冲12．当二输入与非门输入为变化时，输出可能有竞争冒险。A．01→10B．00→10C．10→11D．11→0113．译码器74HC138的使能端321EEE取值为时，处于允许译码状态。A．011B．100C．101D．01014．数据分配器和有着相同的基本电路结构形式。A．加法器B．编码器C．数据选择器D．译码器15．在二进制译码器中，若输入有4位代码，则输出有个信号。A．2B．4C．8D．1616．比较两位二进制数A=A1A0和B=B1B0，当A＞B时输出F=1，则F表达式是。A．11BAFB．0101BBAAFC．001111BABABAFD．0011BABAF17．集成4位数值比较器74LS85级联输入IA＜B、IA=B、IA＞B分别接001，当输入二个相等的4位数据时，输出FA＜B、FA=B、FA＞B分别为。A．010B．001C．100D．01118．实现两个四位二进制数相乘的组合电路，应有个输出函数。A．8B．9C．10D．1119．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或门。A．2B．3C．4D．520．在图T3.20中，能实现函数CBBAF的电路为。4≥1≥1≥10Y7Y&&&&1234561098131211714+5VACBFABFC174LS138100&BACA0A1A2E1E2E3Y0Y1Y2Y3Y4Y5Y6Y7F（a）（b）（c）图T3.20A．电路（a）B．电路（b）C．电路（c）D．都不是