《计算机组成原理》 第四版 科学出版社版 第3章 课件

第三章内部存储器1第3章内部存储器HOME第三章内部存储器2本章内容：3.1存储器概述3.2SRAM存储器3.3DRAM存储器3.4只读存储器3.5并行存储器3.6CACHE存储器HOME第三章内部存储器3§1存储器概述3.1.1存储器的分类3.1.2存储器的分级3.1.3主存储器的技术指标第三章内部存储器43.1.1存储器的分类存储器是计算机系统中的记忆设备，用来存放程序和数据。在现代计算机中，内部存储器处于中心的地位。存储器以二进制保存数据。第三章内部存储器5SRAMDRAMROMCache主要内容：①静态RAM②动态RAM③只读存储器④高速缓存第三章内部存储器61、存储介质:不同的分类方法:半导体器件磁性材料第三章内部存储器72、存取方式:不同的分类方法（续2）随机存储器顺序存储器存取时间和存储单元的物理位置无关。比如半导体存储器。存取时间和存储单元的物理位置有关。如磁带存储器第三章内部存储器83、存储内容可变性：只读存储器ROM随机读写存储器RAMReadOnlyMemoryRandomAccessMemory既能读出又能写入的半导体存储器内容是固定不变的，即只能读出而不能写入的半导体存储器第三章内部存储器94、信息易失性断电后信息消失的存储器，称为易失性存储器。永久性和非永久性的5、按功能效用分类：又可分为：主存储器高速缓冲存储器、辅助存储器第三章内部存储器103.1.2存储器的分级一、目前存储器特点容量大速度快成本低同时兼顾这三方面是困难的第三章内部存储器11存储器的分级（续）原因速度快的存储器价格贵，容量小；价格低的存储器速度慢，容量大。必须用多级存储器体系第三章内部存储器12三种类型的存储器:二.分级结构高速缓存Cache主存MainMemory外存AuxiliaryMemory第三章内部存储器13分级结构（续）高速缓冲存主存外存一个高速小容量半导体存储器用来存放计算机运行期间的大量程序和数据。大容量辅助存储器第三章内部存储器14第三章内部存储器15辅助硬件辅助软硬件CPUCache主存辅存动态静态程序和数据焦点程序和数据程序和数据第三章内部存储器16三．主存辅存存储层次：在早期，就已经认识到，系统中必须使用多种不同工艺的存储器，组成存储器系统。比如：至少要有主存和辅存。主存：程序-----〉活跃的-----〉正使用的辅存：程序-----〉静止的-----〉不使用的。第三章内部存储器17主存加上辅存就OK了吗？主存辅存存储层次（续1）应该是……--答案是否定的--加上辅助硬件和软件第三章内部存储器18主存辅存存储层次（续2）主存辅存辅助的软硬件第三章内部存储器19主存辅存存储层次（续3）主存与辅存再加上辅助硬件和操作系统，使得主存----辅存构成一个完整的整体。从整体上看：速度接近于主存，容量是辅存的第三章内部存储器20四、CACHE—主存存储层次：Cache和主存也可以组成一个存储器系统。其分工如下：缓存：程序-----〉焦点的-----〉正使用的主存：程序-----〉动态的-----〉将要使用的。第三章内部存储器21CACHE加上主存就OK吗？CACHE—主存存储层次（续1）应该是……--答案也是否定的--得稍微改变一下思路辅助设备完全用硬件为什么呢？第三章内部存储器22CACHE—主存存储层次（续2）Cache主存辅助的硬件纯硬件速度第三章内部存储器23CACHE—主存存储层次（续3）CACHE与主存再加上辅助硬件，使得CACHE和主存构成一个完整的整体。从整体上看：速度接近于Cache，容量是主存的第三章内部存储器243.1.3主存储器的技术指标存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。而存放一个字节的单元，称为字节存储单元，相应的地址称为字节地址。如果计算机中可编址的最小单位是字存储单元，则该计算机称为按字寻址的计算机。第三章内部存储器25主存储器的技术指标：1、存储容量：一个存储器中可以容纳的存储单元总数。单位：bit二进制位数。8bit=1Byte字节最小的存储容量单位是位（bit），最基本的存储单元单位是字节（Byte）。第三章内部存储器26存储容量（续1）1Kilo=210=10241Mega=220=1024×10241Giga=230=1024×1024×10241Tera=240=1024×1024×1024×1024第三章内部存储器27存储容量（续2）它们之间的换算关系为：1Byte=8bit1KB=1024Byte1MB=1024KB1GB=1024MB1TB=1024GB第三章内部存储器282、存取时间是指一次读命令出发,到该操作完成，将数据读出到数据总线上所经历的时间。通常写操作时间=读操作时间第三章内部存储器293、存储周期指连续启动两次读操作所需间隔的最小时间。通常存储周期存取时间此值越小，速度越快。单位：ns。如：HM62256为120---200ns。目前，微机的内存条速度达几个ns。第三章内部存储器304、存储器带宽单位时间内所存取的信息量。通常以bit/s或Byte/s作度量单位。存取时间、存储周期和存储器带宽反映了主存的速度指标第三章内部存储器31§2SRAM存储器3.2.1基本的静态存储元阵列3.2.2基本的SRAM逻辑结构3.2.3读/写周期波形图第三章内部存储器323.2.1基本的静态存储元阵列SRAM（StaticRAM）静态读写存储器。Static静态的第三章内部存储器33第三章内部存储器341、组成：T1、T2为控制管T3、T4为负载管交叉耦合第三章内部存储器35组成（续1）两个稳态：T1截止T2导通A=“1”&B=“0”T1导通T2截止A=“0”&B=“1”第三章内部存储器362、选中X=“1”，Y=“1”T5、T6导通，T7、T8导通当该存储单元被选中时A点和位线D0以及I/O相连B点和位线以及相连O/I0D第三章内部存储器373、写操作：写“1”先选中，使得再加外力，即I/O与A点连通与B点连通O/I在I/O线上加高电位线上加低电位O/I第三章内部存储器38写操作（续）A=“1”&B=“0”T1截止T2导通使得当输入信号及地址选择消失后T5、T6、T7、T8均截止则T1和T2状态维持不变第三章内部存储器39写操作（续）写“0”时先选中，使得再加外力，即I/O与A点连通与B点连通O/I在I/O线上加低电位线上加高电位O/I外力不一样！第三章内部存储器40写操作（续）A=“0”&B=“1”T1导通T2截止使得结果也不一样！第三章内部存储器414、读操作：X=“1”，Y=“1”T5、T6导通，T7、T8导通A点和位线D0以及I/O相连B点和位线以及相连0DO/I当该存储单元被选中时第三章内部存储器42读操作（续）I/O和经过差动放大器放大，可知其为“1”或者“0”。O/I第三章内部存储器43基本的静态存储元阵列（续）地址线数据线控制线任何一个SRAM均有三组信号线第三章内部存储器4463第三章内部存储器453.2.2基本的SRAM逻辑结构存储阵列地址译码读写电路控制电路组成第三章内部存储器46第三章内部存储器47基本的SRAM逻辑结构（续1）在较大容量的存储器中，往往把各个字的同一位组织在一个芯片中。（1）存储阵列同时又排成矩阵结构。故又称存储矩阵。第三章内部存储器48基本的SRAM逻辑结构（续2）（2）地址译码两种形式：单译码结构双译码结构第三章内部存储器49比如212=4096∴地址线需12根（二进制）译码器的输出叫字选择线。共有4096根。所以单译码方式只使用于小容量存储器。参看P69图3.2单译码结构：第三章内部存储器50有两级译码双译码结构：X向译码器（行）Y向译码器（列）行选择线64根列选择线64根仍然为4096单元4096!!!128根第三章内部存储器51基本的SRAM逻辑结构（续3）(3)读写电路=CS0选中1未选中ChipSelect片选低电平有效一片的容量很有限，往往是多片组成。就有了片选。第三章内部存储器52读写电路（续）=WriteEnable写允许，低电平有效WE=OutputEnable读允许，低电平有效OE第三章内部存储器53读写电路（续2）=CS10=01OE写操作=01WE读操作第三章内部存储器54读与写的互锁逻辑（续）读时不写写时不读第三章内部存储器55（4）I/O电路：处于数据总线和被选中的单元之间，用于控制被选中单元的读出或写入。并具有放大信息的作用。第三章内部存储器56（5）驱动器：一条X线上要挂上该行上所有存储元。故电容负载很大，为此要加驱动器。第三章内部存储器57（6）输出驱动电路：存储器片子要连到数据总线上，有时候将其与DB断开。故要用到三态门缓冲器。第三章内部存储器583.2.3读/写周期波形图反映SRAM的时间关系图。地址线数据线控制线第三章内部存储器591、存储器读周期CS读周期中，地址线先有效，以便进行地址译码，选中存储单元。为了读出数据，片选信号和读出使能信号也必须有效(由高电平变为低电平)。CSOE第三章内部存储器60第三章内部存储器61存储器读周期（续1）读从地址有效开始经tAQ(读出)时间，数据总线I/O上出现了有效的读出数据。之后信号恢复高电平，tRC以后才允许地址总线发生改变。tRC时间称为读周期时间。OECS、第三章内部存储器622、存储器写周期CS写周期中，地址线先有效，以便进行地址译码，选中存储单元。为了读出数据，片选信号和写命令也必须有效(由高电平变为低电平)。CSWE第三章内部存储器63第三章内部存储器64存储器写周期（续1）CS读此时数据总线I/O上必须置写入数据，在tWD时间段将数据写入存储器。为之后撤消写命令和。CSWE第三章内部存储器65存储器写周期（续2）读为了写入可靠，I/O线的写入数据要有维持时间thD，的维持时间也比读周期长。tWC时间称为写周期时间。CS为了控制方便，一般取tRC=tWC，通常称为存取周期。第三章内部存储器66§3DRAM存储器3.3.1DRAM的记忆原理3.3.2DRAM芯片的逻辑结构3.3.3读写周期、刷新周期3.3.4存储器容量的扩充3.3.5高级的DRAM结构3.3.6DRAM主存读/写的正确性校验第三章内部存储器673.3.1DRAM的记忆原理DRAM（DynamicRAM）动态读写存储器。Dynamic动态的第三章内部存储器68DRAM的记忆原理（续）SRAM存储器的存储元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储元是由一个MOS晶体管和电容器组成的记忆电路。第三章内部存储器69第三章内部存储器70第三章内部存储器713.3.2DRAM芯片的逻辑结构图3.7(a)示出1M×4位DRAM芯片的管脚图而其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（NC）。其余则为：地址线、数据线和控制线第三章内部存储器72第三章内部存储器73DRAM芯片的逻辑结构（续）图3.7(b)该芯片的逻辑结构图第三章内部存储器74第三章内部存储器75与SRAM不同的是：（1）增加了行地址锁存器和列地址锁存器。行地址锁存器列地址锁存器分时传送先传送地址码A0～A9行选通信号打入RAS然后传送地址码A10～A19，由列选通信号打入CASRAS=RowAddressStrobeCAS=ColumnAddressStrobe第三章内部存储器76第三章内部存储器77与SRAM不同的（续）芯片内部两部分合起来，地址线宽度达20位，存储容量为1M×4位。而芯片地址线引脚A10---A0仅仅有11位第三章内部存储器78第三章内部存储器79（2）增加了刷新计数器和相应的控制电路。刷新计数器刷新控制与定时刷新Refresh第三章内部存储器80增加了刷新计数器和相应的控制电路(续)芯DRAM读出后必须刷新，而未读写的存储元也要定期刷新，而且要按行刷新。所以刷新计数器的长度等于行地址锁存器刷新操作与读/写操作是交替进行的第三章内部