4.3常用组合逻辑电路(3线―8线译码器 138)

•编码：将输入的每个高/低电平信号变成一个对应的二进制代码内容回顾状态信号输入端代码输出端选通输入端选通输出端（低电平有效）（低电平有效）74HC148S'SY'2'Y1'Y0'YEXY'7'I6'I5'I4'I3'I2'I1'I0'I扩展端状态11不工作01工作，但无输入10工作，且有输入00不可能出现''EXSYY译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。译码器二进制译码器二－十进制译码器显示译码器4.3.2译码器一、二进制译码器二进制译码器有n个输入端(即n位二进制码)，2n个输出线。常见的译码器有2—4译码器、3—8译码器和4—16译码器。3线－8线译码器Y0A2A1A0Y1Y2Y3Y4Y5Y6Y7二进制代码高低电平信号输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000003位二进制译码器真值表70127201221012100120mAAAYmAAAYmAAAYmAAAY...'''''''70127201221012100120mAAAYmAAAYmAAAYmAAAY...'''''''用二极管与门阵列组成的3线－8线译码器集成译码器实例：74HC138低电平输出附加控制端)'''(321321SSSSSSS集成译码器实例：74HC138低电平输出附加控制端'')(iimSY''1iimYS时。输出为全时1,0S74HC138的功能表：输入输出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111''32SS''''''''01234567YYYYYYYY全部为高电平。禁止工作，输出端状态时，译码器被＝＋或＝当附加控制端1SS0S32174HC138的功能表：输入输出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111''32SS''''''''01234567YYYYYYYY当S1＝1，且S2＋S3＝0时，译码器处于工作状态·D74HC138可用作数据分配器)')'''(()'('321iiimSSSmSY时0''32SS)'('1iimSY•利用附加控制端进行扩展例：用74HC138（3线—8线译码器）构成4线—16线译码器''iimZD3=1D3=0二、二-十进制译码器二-十进制译码器的逻辑功能是将输入的BCD代码译成10个高、低电平输出信号。如74HC42)9~0(imYii中规模集成电路是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。用中规模集成电路设计逻辑电路，可以减少连线、提高可靠性。四、用译码器设计组合逻辑电路任何一个逻辑函数都可以表示成最小项和的形式，而3-8译码器的输出对应于不同的最小项，因此，可用3-8译码器方便的实现任意3三变量逻辑函数。例1：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：ABCCBBCAZCABBAZCBABCZCABBCAACZ'''''''''''4321解：先将要输出的逻辑函数化成最小项之和的形式，即742045323731265431mmmmABCCBCBAZmmmCBABAZmmmCBABCZmmmmCBABCACAZ将要实现的输出逻辑函数的最小项之和的形式两次取反，即)())(()())(()())(()())((74207420453253237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ由于74HC138的输出为)7~0(),,(012imAAAYii则用74HC138实现的电路如图)())(()())(()())(()())((74207420453253237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。要求用74HC138和必要的门电路实现。ABCY00000101001110010111011101101001m1m2m4m77421mmmmYABC174HC138S1S2S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y17421),,(mmmmYCBA)'''''(7421YYYYY&EWB仿真)'''''(7421mmmm例3试利用3线－8线译码器74HC138及与非门实现全减器，设A为被减数，B为减数，CI为来自低位的借位，D为差，CO为向高位的借位。ABCIDCO0000010100111001011101110011111001000011步骤：1、首先将逻辑函数表示成最小项和的形式。2、将逻辑函数表示成3-8译码器的输出信号的形式。3、画出电路图，注意译码器的片选端的连接。用译码器设计组合逻辑电路小结：掌握译码器74HC138的功能)'''()(321''SSSSmSYii其中''1iimYS时作业：P2124.12