基于FPGA的集中插入式巴克码帧同步的实现

2010.6TechnologyDiscussionmodelsim6.1gQuartus7.2verilog13、。EP1K30TC144-3。。13TN919.3B（730070）FPGA*。。。Barker。AlteraEDAQuartus7.2MITmodelsim6.1gverilog13FPGA。1。、。。[1]。。。。。。。n{x1,x2,x3……xn}xn+1-1R(j)=n-ji=1Σxxxi+j=n;j=00±1,0jn0;j≥≥≥≥≥≥≥≥≥≥≥≥n17[2]R(0)=7R(1)=R(3)=R(7)=R(-1)=R(-3)=R(-5)=R(-7)=0R(2)=R(4)=R(6)=R(-2)=R(-4)=R(-6)=-1matlab1。*：（1010RJZA065）：2010-11-0917332010.6TechnologyDiscussion[2]1。2、2。。。N。N。N。N。。。MM、。。。。。“”。。。。3133.11313、。3。131、01111100110101。11+1-1。01-1,0+1。131313+1+13+13。3.21n11211311-14111-1/11-115111-117111-1-11-111111-1-1-11-1-11-11311111-1-111-11-112313342010.6TechnologyDiscussionVerizonWireless403GLTEverilog[3][4]13。14。clk—、reset—、datain—、dataout—。3.3Quartus7.2.vo(.sdo)。、modelsim6.1g4[4]。41051ps15。3.4RTLQuartus7.2[5]RTL5。5Quartus7.2RTL13、。4。ByteBlasteEP1K30TC144-3。。14。FPGA、、、。。FPGAFPGA。[1],.6[M].,2008[2],,.[M].,2008[3].Verilog2[M].2008[4],,.CPLD[J].,2005,15316-18[5],,.verilogFPGA1[M].,2006，，：。■413513RTL，VerizonWireless，404。，VerizonWireless，VerizonWireless3G4G/LTE。，CDMALTE；IP、；。35