CMOS工艺流程版图剖面

1CMOS工艺流程与MOS电路版图举例1.CMOS工艺流程1)简化N阱CMOS工艺演示flash2)清华工艺录像：N阱硅栅CMOS工艺流程3)双阱CMOS集成电路的工艺设计4)图解双阱硅栅CMOS制作流程2.典型N阱CMOS工艺的剖面图3.SimplifiedCMOSProcessFlow4.MOS电路版图举例21)简化N阱CMOS工艺演示3氧化层生长光刻1，刻N阱掩膜版氧化层P-SUB4曝光光刻1，刻N阱掩膜版光刻胶掩膜版5氧化层的刻蚀光刻1，刻N阱掩膜版6N阱注入光刻1，刻N阱掩膜版7形成N阱N阱P-SUB8氮化硅的刻蚀光刻2，刻有源区掩膜版二氧化硅掩膜版N阱9场氧的生长光刻2，刻有源区掩膜版二氧化硅氮化硅掩膜版N阱10去除氮化硅光刻3，刻多晶硅掩膜版FOXN阱11重新生长二氧化硅（栅氧）光刻3，刻多晶硅掩膜版栅氧场氧N阱12生长多晶硅光刻3，刻多晶硅掩膜版多晶硅N阱13刻蚀多晶硅光刻3，刻多晶硅掩膜版掩膜版N阱14刻蚀多晶硅光刻3，刻多晶硅掩膜版多晶硅N阱15P+离子注入光刻4，刻P+离子注入掩膜版掩膜版P+N阱16N+离子注入光刻5，刻N+离子注入掩膜版N+N阱17生长磷硅玻璃PSGPSGN阱18光刻接触孔光刻6，刻接触孔掩膜版P+N+N阱19刻铝光刻7，刻Al掩膜版AlN阱20刻铝VDDVoVSSN阱21光刻8，刻压焊孔掩膜版钝化层N阱222)清华工艺录像N阱硅栅CMOS工艺流程23初始氧化24光刻1，刻N阱25N阱形成N阱26Si3N4淀积Si3N4缓冲用SiO2P-SiSUBN阱27光刻2，刻有源区，场区硼离子注入有源区有源区N阱28场氧1N阱29光刻3N阱30场氧2N阱31栅氧化，开启电压调整栅氧化层N阱32多晶硅淀积多晶硅栅氧化层N阱33光刻4，刻NMOS管硅栅，磷离子注入形成NMOS管N阱NMOS管硅栅用光刻胶做掩蔽34光刻5，刻PMOS管硅栅，硼离子注入及推进，形成PMOS管N阱PMOS管硅栅用光刻胶做掩蔽35磷硅玻璃淀积N阱磷硅玻璃36光刻6，刻孔、磷硅玻璃淀积回流（图中有误，没刻出孔)N阱37蒸铝、光刻7，刻铝、光刻8，刻钝化孔（图中展示的是刻铝后的图形）N阱VoVinVSSVDDP-SUB磷注入硼注入磷硅玻璃PMOS管硅栅NMOS管硅栅38离子注入的应用3940N阱硅栅CMOS工艺流程41形成N阱–初始氧化，形成缓冲层，淀积氮化硅层–光刻1，定义出N阱–反应离子刻蚀氮化硅层–N阱离子注入，先注磷31P+，后注砷75As+3)双阱CMOS集成电路的工艺设计Psub.〈100〉磷31P+–砷75As+42形成P阱–在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化–去掉光刻胶及氮化硅层–P阱离子注入，注硼N阱Psub.〈100〉43推阱–退火驱入，双阱深度约1.8μm–去掉N阱区的氧化层N阱P阱44形成场隔离区–生长一层薄氧化层–淀积一层氮化硅–光刻2场隔离区，非隔离区被光刻胶保护起来–反应离子刻蚀氮化硅–场区硼离子注入以防止场开启–热生长厚的场氧化层–去掉氮化硅层45阈值电压调整注入光刻3，VTP调整注入光刻4，VTN调整注入光刻胶31P+11B+46形成多晶硅栅（栅定义）–生长栅氧化层–淀积多晶硅–光刻5，刻蚀多晶硅栅N阱P阱47形成硅化物–淀积氧化层–反应离子刻蚀氧化层，形成侧壁氧化层（spacer,sidewall）–淀积难熔金属Ti或Co等–低温退火，形成C-47相的TiSi2或CoSi–去掉氧化层上的没有发生化学反应的Ti或Co–高温退火，形成低阻稳定的TiSi2或CoSi248形成N管源漏区–光刻6，利用光刻胶将PMOS区保护起来–离子注入磷或砷，形成N管源漏区形成P管源漏区–光刻7，利用光刻胶将NMOS区保护起来–离子注入硼，形成P管源漏区49形成接触孔–化学气相淀积BPTEOS硼磷硅玻璃层–退火和致密–光刻8，接触孔版–反应离子刻蚀磷硅玻璃，形成接触孔50形成第一层金属–淀积金属钨(W)，形成钨塞51形成第一层金属–淀积金属层，如Al-Si、Al-Si-Cu合金等–光刻9，第一层金属版，定义出连线图形–反应离子刻蚀金属层，形成互连图形52形成穿通接触孔–化学气相淀积PETEOS,等离子增强正硅酸四乙酯热分解PlasmaEnhancedTEOS：tetraethylorthosilicate[Si-(OC2H5)4]--通过化学机械抛光进行平坦化–光刻穿通接触孔版–反应离子刻蚀绝缘层，形成穿通接触孔形成第二层金属–淀积金属层，如Al-Si、Al-Si-Cu合金等–光刻10，第二层金属版，定义出连线图形–反应离子刻蚀，形成第二层金属互连图形正硅酸乙脂（TEOS）分解650～750℃53合金形成钝化层–在低温条件下(小于300℃)淀积氮化硅–光刻11，钝化版–刻蚀氮化硅，形成钝化图形测试、封装，完成集成电路的制造工艺CMOS集成电路采用(100)晶向的硅材料544)图解双阱硅栅CMOS制作流程55首先进行表面清洗，去除wafer表面的保护层和杂质，三氧化二铝必须以高速粒子撞击，并用化学溶液进行清洗。甘油甘油56然后在表面氧化二氧化硅膜以减小后一步氮化硅对晶圆的表面应力。涂覆光阻(完整过程包括，甩胶→预烘→曝光→显影→后烘→腐蚀→去除光刻胶)。其中二氧化硅以氧化形成，氮化硅LPCVD沉积形成(以氨、硅烷、乙硅烷反应生成)。57光刻技术去除不想要的部分，此步骤为定出P型阱区域。(所谓光刻胶就是对光或电子束敏感且耐腐蚀能力强的材料，常用的光阻液有S1813,AZ5214等)。光刻胶的去除可以用臭氧烧除也可用专用剥离液。氮化硅用180℃的磷酸去除或含CF4气体的等离子刻蚀(RIE)。58在P阱区域植入硼(+3)离子，因硅为+4价，所以形成空洞，呈正电荷状态。(离子植入时与法线成7度角，以防止发生沟道效应，即离子不与原子碰撞而直接打入)。每次离子植入后必须进行退火处理，以恢复晶格的完整性。(但高温也影响到已完成工序所形成的格局)。59LOCOS(localoxidationofsilicon)选择性氧化：湿法氧化二氧化硅层，因以氮化硅为掩模会出现鸟嘴现象，影响尺寸的控制。二氧化硅层在向上生成的同时也向下移动，为膜厚的0.44倍，所以在去除二氧化硅层后，出现表面台阶现象。湿法氧化快于干法氧化，因OH基在硅中的扩散速度高于O2。硅膜越厚所需时间越长。60去除氮化硅和表面二氧化硅层。露出N型阱区域。(上述中曝光技术光罩与基片的距离分为接触式、接近式和投影式曝光三种，常用投影式又分为等比和微缩式。曝光会有清晰度和分辩率，所以考虑到所用光线及波长、基片表面平坦度、套刻精度、膨胀系数等)。61离子植入磷离子(+5)，所以出现多余电子，呈现负电荷状态。电荷移动速度高于P型约0.25倍。以缓冲氢氟酸液去除二氧化硅层。62在表面重新氧化生成二氧化硅层，LPCVD沉积氮化硅层，以光阻定出下一步的fieldoxide区域。63在上述多晶硅层外围，氧化二氧化硅层以作为保护。涂布光阻，以便利用光刻技术进行下一步的工序。64形成NMOS，以砷离子进行植入形成源漏极。此工序在约1000℃中完成，不能采用铝栅极工艺，因铝不能耐高温，此工艺也称为自对准工艺。砷离子的植入也降低了多晶硅的电阻率(块约为30欧姆)。还采用在多晶硅上沉积高熔点金属材料的硅化物(MoSi2、WSi2、TiSi2等)，形成多层结构65以类似的方法，形成PMOS，植入硼(+3)离子。(后序中的PSG或BPSG能很好的稳定能动钠离子，以保证MOS电压稳定)。66后序中的二氧化硅层皆是化学反应沉积而成，其中加入PH3形成PSG(phospho-silicate-glass)，加入B2H6形成BPSG(boro-phospho-silicate-glass)以平坦表面。所谓PECVD(plasmaenhancedCVD)在普通CVD反应空间导入电浆(等离子)，使气体活化以降低反应温度)。6768光刻技术定出孔洞，以溅射法或真空蒸发法，依次沉积钛+氮化钛+铝+氮化钛等多层金属。(其中还会考虑到铝的表面氧化和氯化物的影响)。由于铝硅固相反应，特别对浅的PN结难以形成漏电流(leakcurrent)小而稳定的接触，为此使用TiN等材料，以抑制铝硅界面反应，并有良好的欧姆，这种材料也称为势垒金属(barriermetal)。69RIE刻蚀出布线格局。以类似的方法沉积第二层金属，以二氧化硅绝缘层和介电层作为层间保护和平坦表面作用。70为满足欧姆接触要求，布线工艺是在含有5~10%氢的氮气中，在400~500℃温度下热处理15~30分钟(也称成形forming)，以使铝和硅合金化。最后还要定出PAD接触窗，以便进行bonding工作。(上述形成的薄膜厚度的计算可采用光学衍射、倾斜研磨、四探针法等方法测得)。71722.典型P阱CMOS工艺的剖面图源硅栅漏薄氧化层金属场氧化层p-阱n-衬底（FOX）低氧73CMOSprocessp+p+p-74Process(Inverter)p-subP-diffusionN-diffusionPolysiliconMetalLegendofeachlayercontactN-wellGND低氧场氧p-subp+InVDDSGDDGS图例75LayoutandCross-SectionViewofInverterInTopVieworLayoutCross-SectionViewP-diffusionN-diffusionPolysiliconMetalLegendofeachlayercontactVDDGNDGNDOutVDDInverterInOutN-well图例76Processfieldoxidefieldoxidefieldoxide773.SimplifiedCMOSProcessFlowCreaten-wellandactiveregionsGrowgateoxide(thinoxide)Depositandpatternpoly-siliconlayerImplantsourceanddrainregions,substratecontactsCreatecontactwindows,depositandpatternmetallayers78N-well,ActiveRegion,GateOxideCrossSectionn-wellTopViewSGDDGSMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFET79Poly-siliconLayerTopViewCross-Section80N+andP+RegionsTopViewOhmiccontactsCross-Section81SiO2UponDevice&ContactEtchingTopViewCross-Section82MetalLayer–byMetalEvaporationTopViewCross-Section83ACompleteCMOSInverterTopViewCross-Section84DiffusionSiO2FETPolysilicon85Transistor-LayoutDiffusionPolysilicon86layersN-DiffusionPoly-siliconMetal1Metal2SiO2SiO2SiO2P-Diffusion87ViaandContactsDiffusionMetal2SiO2SiO2PolysiliconMetal-DiffContactMetal-PolyContactSiO2ViaMetal188InverterExampleMetal-nDiffContactMetal-PolyContactViaVDDGNDVDDMetal2Metal1Metal-nDiffContactGND894.MOS电路版图举例1)铝栅CMOS电路版图设计规则2)铝栅、硅栅MOS器件的版图3)铝栅工艺CMOS版图举例4)硅栅工艺MOS电路版图举例5