其他专题

11验证集成电路加工过程中的非理想因素解决办法：厂家提供的设计规则(topologicaldesignrule)，确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循；设计者的设计准则(‘rule’forperformance)，用以提高电路的某些性能，如匹配，抗干扰，速度等。2.0.6UMDPDMCMOS工艺版图设计规则DRCDRC1ANDNGATEAA*GT*SN-NWN18(NGATE-DG-MVN-PSUB)2.OR功能3NOT2AND首先推导出各个器件的工艺层PACTi=SPiANDAAiNACTi=SNiANDAaiPGATEi=PACTiANDGTiNGATEi=NACTiANDGtiPSDi=(PACTiNOTPGATEi)TOUCHPGATEiNSDi=(NACTiNOTNGATEi)TOUCHNGATEiCALIBREDRC规则关键词规则检查GT_1{@MinimumwidthofaGTregionforinterconnectsis0.18umINTINTERGT0.18ABUT90SINGULARREGION}GT_3{@MinimumspacebetweentwoGTregionsonAAwithnocontactis0.25umEXTGATE0.25ABUT90SINGULARREGIONLVS规则检查NGATE=AA*GT*SN-NW;PGATE=AA*GT*SP*NW;ppoly=GTANDSP//N181.8VNMOS(NGATE-DG-MVN-PSUB)////N333.3VNMOS(NGATE*DG-MVN-PSUB)////P181.8VPMOS(PGATE-DG-MVN-PSUB)LVS提取器件DEVICEMN(N18)ngate18ngate18(G)nsd(S)nsd(D)pwell(B)[PROPERTYW,LW=PERIM_CO(ngate18,nsd)/2L=AREA(ngate18)/W]DEVICEMP(P18)pgate18pgate18(G)psd(S)psd(D)nwell(B)[PROPERTYW,LW=PERIM_CO(pgate18,psd)/2L=AREA(pgate18)/W]解决问题的方法1检查器件的数目2.检查器件的类型3.检查节点的数目4.解决复杂的节点电源冠名节点5.多交流6.检查可能发生的张冠李戴7检查最高层有无短路8检查有无不可见的问题9了解电路