数字集成电路实验报告西北工业大学2014年5月7日星期三实验二、反相器(上)一、分析电路,解答下面的问题。1.这个电路是不是反相器,为什么?该门属于有比逻辑,还是无比逻辑,为什么?答:该电路是反相器电路,因为当输入为0时,MOS管截止,vout连接到高电位Vdd,当输入为Vdd时,输出取决于MOS管电阻与上面电阻的分压,是一个较低的电位。该门是一个有比逻辑,因为输出与MOS管的尺寸有关。2.计算出这个电路的VOHVOL及VIHVIL。(计算可先排除速度饱和的可能)答:VVvVOHin5.20vVin5.2时,无法判断器件工作状态。假设NMOS工作在临界饱和区有:AIVRIvVVVAIVVLWKIDoutLDTinoutDTinD61142`1073.55.207.243.05.21039.7)(2/这样的话根据DDII1说明器件饱和时,同一通路上下电流大小不一致。那么Vout必须相应减小使同一通路的电流一致,所以器件必定进入线性区。进一步求VolvVVRIVVVVLWKIinOLLDOLOLTinD5.25.2]2)[(2`6`10115K将,5.0/5.1LW,43.0TV代入kohmRL75VVolAI0.0463810272.35(注:经过Hspice仿真结果为0.0356V)当outinVV时NMOS工作在饱和区outLDTinDVRIVVLWKI5.2)(2/2`可解得反相器阈值电压outinMVVV0.7932V此时-9.3978V)43.0(875.25,)43.0(9375.125.22inVinVoutinoutVddgVV0.6116V||0.8776V||gVVVVgVVVMOHMILMMIH分析电路噪声容限。计算NMH(高电平噪声容限)和NML(低电平噪声容限),并使用HSPICE画出反相器的VTC曲线。3.计算NMH和NML,并使用HSPICE画出反相器的VTC曲线。答:VVVNMVVVNMOLILLIHOHH5652.0,6224.1,噪声容限描述的是本级输出和下级输入之间,电路能容纳的最大噪声电压。使用HSPICE绘制的反相器的VTC4.使用HSPICE画出RL=150k,75K,35k三种情况下的VTC。35k、75k、150k三种情况下的VTC5.分别计算Vin=0,2.5v时电路消耗的功率。答:00PVin时,当WIVPIvVDDDDin51018.8,5.2电路工作在线性区,由上面的计算可得:时当6.比较各种RL情况下的VTC,VOHVOL及VIHVIL有怎样的变化。答:随着电阻增大,OHV保持不变,OLV越来越小。IHV越来越小,ILV越来越小7.高阻抗负载和低阻抗负载所产生的VTC曲线,哪个更理想?(从噪声容限的角度考虑)答:从Hspice仿真结果知:高阻抗负载更理想.二、分析下面电路,并解决问题。1.计算tPHL,tPLH及tP。(输入为理想阶跃,考虑速度饱和)答:5.2inVV时,)2/)((2'dastdsatDsatVVVtVddlwkI=)2/63.063.0)43.05.2((5.05.11011526410814.3A341034.4)5.206.0971(10417.15.243)971(43VddIVddRDsateqn8123109.01031034.469.069.0leqnPHLCRts101.55=10310750.6969.0-7-123llPLHCRtstttPHLPLHp88102.810298.8525.1522.上升延迟和下降延迟相同吗?解释为什么有这样的结果。答:上升沿与下降沿不相等。因为下降沿N管导通与上升沿导通时的电阻相差比较大。N管将输出下拉的能力明显更强。3.计算电路的静态功耗(Vin=0v,Vin=2.5v)。答:当0inV时,0lP当5.2inVV时,WIVPDsatddh4410535.910814.35.24.计算电路动态功耗,假定门电路的输入信号为合理的最高频率。12.2M,0.225mW答:ptf21maxHz101.6108.2*216-8W1014.1101.65.2103-46212max2fVcPddLd5.对2的结果进行仿真验证。(tran仿真;输入加脉冲,上升和下降时间都为5ns)答:tphl=1.2399E-08targ=1.0114E-05trig=1.0102E-05tplh=4.9131E-07targ=1.5614E-05trig=1.5122E-05附:进行手工计算时可能用到的数据