89本科电子信息工程及相关专业求职必备手册

本科电子信息工程及相关专业求职必备手册注:文中所指模电为《模电》第五版康华光1、基尔霍夫定理的内容是什么？基尔霍夫定律是一个电荷守恒定律，即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等。基尔霍夫电压定律是一个能量守恒定律，即在一个回路中回路电压之和为零.2、平板电容公式(C=εS/4πkd)。平行板电容器的电容c跟介电常数ε成正比，跟正对面积成s正比,跟极板间的距离d成反比，其中式中的k是静电力常量。π约等于3.1415926.3.三极管的特性曲线三极管外部各极电压和电流的关系曲线，称为三极管的特性曲线，又称伏安特性曲线。它不仅能反映三极管的质量与特性，还能用来定量地估算出三极管的某些参数，是分析和设计三极管电路的重要依据。对于三极管的不同连接方式，有着不同的特性曲线。应用最广泛的是共发射极电路，其基本测试电路如图Z0118所示，共发射极特性曲线可以用描点法绘出，也可以由晶体管特性图示仪直接显示出来。一、输入特性曲线在三极管共射极连接的情况下，当集电极与发射极之间的电压UBE维持不同的定值时，UBE和IB之间的一簇关系曲线，称为共射极输入特性曲线，如图Z0119所示。输入特性曲线的数学表达式为：IB＝f（UBE）|UBE=常数GS0120由图Z0119可以看出这簇曲线，有下面几个特点：（1）UBE=0的一条曲线与二极管的正向特性相似。这是因为UCE=0时，集电极与发射极短路，相当于两个二极管并联，这样IB与UCE的关系就成了两个并联二极管的伏安特性。（2）UCE由零开始逐渐增大时输入特性曲线右移，而且当UCE的数值增至较大时（如UCE＞1V），各曲线几乎重合。这是因为UCE由零逐渐增大时，使集电结宽度逐渐增大，基区宽度相应地减小，使存贮于基区的注入载流子的数量减小，复合减小，因而IB减小。如保持IB为定值，就必须加大UBE，故使曲线右移。当UCE较大时（如UCE＞1V），集电结所加反向电压，已足能把注入基区的非平衡载流子绝大部分都拉向集电极去，以致UCE再增加，IB也不再明显地减小，这样，就形成了各曲线几乎重合的现象。（3）和二极管一样，三极管也有一个门限电压Vγ，通常硅管约为0.5～0.6V，锗管约为0.1～0.2V。二、输出特性曲线输出特性曲线如图Z0120所示。测试电路如图Z0117。输出特性曲线的数学表达式为：由图还可以看出，输出特性曲线可分为三个区域：（1）截止区：指IB=0的那条特性曲线以下的区域。在此区域里，三极管的发射结和集电结都处于反向偏置状态，三极管失去了放大作用，集电极只有微小的穿透电流IcEO。（2）饱和区：指绿色区域。在此区域内，对应不同IB值的输出特性曲线簇几乎重合在一起。也就是说，UCE较小时，Ic虽然增加，但Ic增加不大，即IB失去了对Ic的控制能力。这种情况，称为三极管的饱和。饱和时，三极管的发射给和集电结都处于正向偏置状态。三极管集电极与发射极间的电压称为集一射饱和压降，用UCES表示。UCES很小，通常中小功率硅管UCES＜0.5V；三极管基极与发射极之间的电压称为基一射饱和压降，以UCES表示，硅管的UCES在0．8V左右。OA线称为临界饱和线（绿色区域右边缘线），在此曲线上的每一点应有|UCE|=|UBE|。它是各特性曲线急剧拐弯点的连线。在临界饱和状态下的三极管，其集电极电流称为临界集电极电流，以Ics表示；其基极电流称为临界基极电流，以IBS表示。这时Ics与IBS的关系仍然成立。（3）放大区：在截止区以上，介于饱和区与击穿区之间的区域为放大区。在此区域内，特性曲线近似于一簇平行等距的水平线，Ic的变化量与IB的变量基本保持线性关系，即ΔIc=βΔIB，且ΔIcΔIB，就是说在此区域内，三极管具有电流放大作用。此外集电极电压对集电极电流的控制作用也很弱，当UCE＞1V后，即使再增加UCE，Ic几乎不再增加，此时，若IB不变，则三极管可以看成是一个恒流源。在放大区，三极管的发射结处于正向偏置，集电结处于反向偏置状态。4.、描述反馈电路的概念，列举他们的应用。反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。电压负反馈的特点：电路的输出电压趋向于维持恒定。电流负反馈的特点：电路的输出电流趋向于维持恒定。5.、放大电路的频率补偿的目的是什么，有哪些方法？频率补偿目的：减小时钟和相位差，使输入输出频率同步.频率补偿的根本思想就是在基本电路或反馈网络中添加一些元件来改变反馈放大电路的开环频率特性(主要是把高频时最小极点频率与其相近的极点频率的间距拉大),破坏自激振荡条件,经保证闭环稳定工作,并满足要求的稳定裕度,实际工作中常采用的方法是在基本放大器中接入由电容或RC元件组成的补偿电路,来消去自激振荡.6.频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。由于放大器件本身具有极间电容，以及放大电路中有时存在电抗性元件，所以，当输入不同频率信号时，电路的放大倍数将成为频率的函数，这个特性就是频率特性或者频率响应。分为幅频特性和相频特性。改变频响曲线就是改变其幅度和相位响应，可以通过外加RC，LC网络来改变其幅频特性和相频特性7.给出一个差分运放，如何相位补偿，并画补偿后的波特图。一般对于两级或者多级的运放才需要补偿。一般采用密勒补偿。例如两级的全差分运放和两级的双端输入单端输出的运放，都可以采用密勒补偿，在第二级（输出级）进行补偿。区别在于：对于全差分运放，两个输出级都要进行补偿，而对于单端输出的两级运放，只要一个密勒补偿。8.基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。差动放大电路是构成多级直接耦合放大电路的基本单元电路。利用电路在结构上的对称性，可以有效抑制由于温度变化引起晶体管参数变化造成的电路静态工作点的漂移放大电路的作用：放大电路是电子技术中广泛使用的电路之一，其作用是将微弱的输入信号（电压、电流、功率）不失真地放大到负载所需要的数值。放大电路种类：（1）电压放大器：输入信号很小，要求获得不失真的较大的输出压，也称小信号放大器；（2）功率放大器：输入信号较大，要求放大器输出足够的功率，也称大信号放大器。差分电路是具有这样一种功能的电路。该电路的输入端是两个信号的输入，这两个信号的差值，为电路有效输入信号，电路的输出是对这两个输入信号之差的放大。差分放大电路对差模输入信号有放大能力，差分放大电路对共模输入信号有抑制作用。9.给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。Uic=(Y++Y)/2Uid=(Y+-Y-)10.画差放的两个输入管。（模电p262）11、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（模电p34-42）12.用运算放大器组成一个10倍的放大器。（模电）正向输入，负载电阻与反向输入端电阻的比值为9：113.给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。(Infineon笔试试题)（参看模电p39）14.时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件.答：T3setupT+T2max,T3holdT1min+T2min首先说下建立时间和保持时间的定义。建立时间（setuptime）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（holdtime）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。Tffpd：触发器输出的响应时间，也就是触发器的输出在clk时钟上升沿到来之后多长的时间内发生变化并且稳定，也可以理解为触发器的输出延时。Tcomb：触发器的输出经过组合逻辑所需要的时间，也就是题目中的组合逻辑延迟。Tsetup：建立时间Thold：保持时间Tclk：时钟周期建立时间容限：相当于保护时间，这里要求建立时间容限大于等于0。保持时间容限：保持时间容限也要求大于等于0。由上图可知，建立时间容限＝Tclk-Tffpd(max)-Tcomb(max)-Tsetup，根据建立时间容限≥0，也就是Tclk-Tffpd(max)-Tcomb(max)-Tsetup≥0，可以得到触发器D2的Tsetup≤Tclk-Tffpd(max)-Tcomb(max)，由于题目没有考虑Tffpd，所以我们认为Tffpd＝0，于是得到Tsetup≤T-T2max。由上图可知，保持时间容限+Thold＝Tffpd(min)+Tcomb(min)，所以保持时间容限＝Tffpd(min)+Tcomb(min)-Thold，根据保持时间容限≥0，也就是Tffpd(min)+Tcomb(min)-Thold≥0,得到触发器D2的Thold≤Tffpd(min)+Tcomb(min)，由于题目没有考虑Tffpd，所以我们认为Tffpd＝0，于是得到Thold≤T2min。关于保持时间的理解就是，在触发器D2的输入信号还处在保持时间的时候，如果触发器D1的输出已经通过组合逻辑到达D2的输入端的话，将会破坏D2本来应该保持的数据。15.说说静态、动态时序模拟的优缺点。动态时序仿真的优点是比较精确，而且同后者相比较，它适用于更多的设计类型。静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题16.一个四级的Mux,其中第二级信号为关键信号如何改善timing。关键：将第二级信号放到最后输出一级输出，同时注意修改片选信号，保证其优先级未被修改。（关键路径就是指那些延迟大于相应周期时间的路径，消除关键路径的延迟要从消减路径中的各部分延迟入手）.17.给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入,使得输出依赖于关键路径。（数电）18.逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等（这些是数电很基础的知识点）19.什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而IntelPentium4处理器设计，也开始采用异步电路设计。异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的