数字电子电路基础总复习

总复习注：带*号标注的为重点和难点内容第1章数制和码制1、数制与码制*1）数制：多位数码中每一位的构成方法以及从低位到高位的进位规则称为数制。（例如有十进制、二进制、八进制、十六进制）2）数制转换：二－十转换：将二进制数中的每一位按权值相加，就可以得到等值的十进制数。二－十六转换：以小数点为中心，分别向左向右每4位一组（缺项补零）并代之以等值的十六进制数即可。第1章数制和码制1、数制与码制*2）数制转换：二－八转换：以小数点为中心，分别向左向右每3位一组（缺项补零）并代之以等值的八进制数即可。十－二转换：将整数部分和小数部分分别转换。十进制数的整数部分，除以基数2，然后取余数，逆序排列。十进制的小数部分乘以基数2，取整数，顺序排列。第1章数制和码制1、数制与码制*2）数制转换：八－二转换：将八进制数的每一位用等值的3位二进制数代替即可。十六－二转换：将十六进制数的每一位用等值的4位二进制数代替即可。十六－十转换：每一位按权展开即可。十－十六转换：先转换为二进制，再转换为十六进制数即可。第1章数制和码制1、数制与码制*3）码制：遵循一定的规则编制代码，这些代码用来表示不同的事物。（例如有二进制代码、二－十进制代码即BCD码）第1章数制和码制2、补码与反码*原码：将二进制数的最高位作为符号为，正数为0，负数为1，其余各位表示数值。（正数）反码＝（正数）补码＝（正数）原码（负数）反码＝原码的数值位求反，符号位不变。（负数）补码＝（负数）反码＋1第2章逻辑代数基础3、逻辑代数中的三个基本定理代入定理：任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式仍成立。反演定理：对于任何一个逻辑式Y，若将其中所有的“．”和所有的“＋”互换，将其中所有的“0”和“1”互换，原变量和反变量互换，则得到的结果就是Y。（注：不属于单个变量上的反号应保留；遵守先括号、然后乘、最后加的运算次序）第2章逻辑代数基础3、逻辑代数中的三个基本定理对偶定理：对于任何一个逻辑式Y，若将其中所有的“．”和所有的“＋”互换，将其中所有的“0”和“1”互换，则得到的结果就是Y’。（注：此定理可用来证明两个逻辑式相等的命题）第2章逻辑代数基础4、逻辑函数的公式法化简*并项法：AB+AB=A；吸收法：A+AB=A；消项法：AB+AC+BC=AB+ACAB+AC+BCD=AB+AC；消因子法：A+AB=A+B；配项法：A+A=A；第2章逻辑代数基础5、卡诺图化简特点：按循环码的方式排列，几何位置上相邻等价于逻辑上相邻。（上下，左右闭合）方法：将几何位置相邻的2n个最小项合并，消去n个共同的因子。原则：能大则大，能少则少，重复有新，一个不漏。第2章逻辑代数基础6、具有无关项的逻辑函数化简*定义：原则：有用当1，无用当0。第2章逻辑代数基础7、逻辑函数的两种标准形式*最小项之和（标准与－或式）：最大项之积（标准或－与式）：第3章门电路1、TTL逻辑门电路*悬空等价于接1接地等价于接0门与地之间接大电阻等价于接1门与地之间接小电阻等价于接0第3章门电路2、CMOS逻辑门电路*悬空不允许接地等价于接0门与地之间接大电阻等价于接0门与地之间接小电阻等价于接0第3章门电路3、OC门、三态门、传输门的功能*OC门：可以实现“线与”。三态门：若使能端EN为有效电平，三态门与普通门电路一样；否则输出为高阻态，输入与输出之间相当于断开。传输门：当互补的控制信号均为有效电平时，传输门导通；否则为高阻态，输入与输出之间相当于断开。第4章组合逻辑电路1、组合逻辑电路的分析组合逻辑电路的分析通常采用代数法，一般按照以下步骤进行：1)根据给定组合逻辑电路的逻辑图，从输入端开始，逐级推导出输出端的逻辑函数表达式；2)由输出函数表达式，列出它的真值表；3)从逻辑函数表达式或真值表，概括出给定组合逻辑电路的逻辑功能。第4章组合逻辑电路2、组合逻辑电路的设计逻辑功能要求真值表逻辑函数表达式化简变换逻辑图组合逻辑电路设计步骤第4章组合逻辑电路3、编码器编码就是在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含义。能完成编码功能的电路称为编码器。根据编码的概念，编码器的输入端子数M和输出端子数n应该满足关系式：M≤2n。编码器可分为：普通编码器和优先编码器【能识别输入（请求编码）信号的优先级别，并进行编码的逻辑部件】（74LS148）编码器的扩展*（用两片8线-3线优先编码器扩展成为16线-4线优先编码器）。第4章组合逻辑电路4、译码器译码是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，并给出相应的输出信号。具有译码功能的逻辑部件称为译码器。根据译码的概念，译码器的输出端子数N和输入端子数n之间应该满足关系式：N≤2n。1）二进制译码器：将n种输入的组合译成2n种电路状态。也叫n－2n线译码器。(74LS138)第4章组合逻辑电路4、译码器2）4线-10线译码器（二－十进制译码器）：将二－十进制代码翻译成十进制数字信号的逻辑电路称作二－十进制译码器。其译码器的输入是BCD码，输出是与输入BCD码相应的十个高/低电平输出信号。(74LS42)3）显示译码器：其译码器的输入是BCD码，输出是与输入BCD码相应的十进制数显示。第4章组合逻辑电路4、译码器用译码器设计组合逻辑函数的步骤：1）首先将被实现的函数变成以最小项表示的与－或表达式，并将被实现函数的变量接到译码器的输入端。2）当译码器的输出为高电平有效时，选用或门；当输出为低电平有效时，选用与非门。3）将译码器输出与逻辑函数F所具有的最小项相对应的所有输出端连接到一个或门（或者是与非门）的输入端，则或门（或者是与非门）的输出就是被实现的逻辑函数。第4章组合逻辑电路5、数据选择器*选择多个输入通道中的任意一路信号传送到输出端，作为输出信号。（74LS153）特点：在某一时刻，N个输入端中只允许有１个输入信号被选择作为输出信号；输入信号的选择是通过数据选择端（地址端）的二进制代码来进行的。显然，数据选择端子的数目n应该满足N＝2n的关系。且输出表达式为：210niiiYmD210niiiYmD第4章组合逻辑电路5、数据选择器*用数据选择器实现组合逻辑函数的方法：1）当K＝n时，逻辑函数的最小项数目与MUX数据输入端的数目一致。这样可直接用MUX实现组合逻辑函数。首先，将逻辑函数的输入变量按次序接至MUX的选择变量端，于是逻辑函数的最小项便与MUX的数据输入端一一对应了。如果逻辑函数包含某些最小项，便把与它们对应的MUX数据输入端接1，否则接0。第4章组合逻辑电路5、数据选择器*用数据器实现组合逻辑函数的方法：2）当Kn时，应分离出多余(K-n个)的变量，将其余下（n个）的变量和MUX的选通变量端一一对应连接，而将分离出来的变量按一定的规则接到MUX的数据输入端。3）当Kn时，应将MUX的多余（n-K个)选择端接“1”或“0”，由原来的2n选1MUX变为2K选1MUX使用。第4章组合逻辑电路6、加法器半加器和全加器的区别全加器的应用：（74LS283）1）实现可控的加/减法电路；2）实现码制之间的转换；3）实现十进制加法运算电路。第4章组合逻辑电路7、数据比较器能完成比较两个数字的大小或是否相等的各种逻辑功能电路统称为数值比较器。注：在单独使用或作为最低位片使用时，为了不影响比较结果，低位片级联输入AB、AB应置０，A=B置１；在数据比较器进行位数扩展的时候可以采用级联扩展以及并联扩展两种方法。第4章组合逻辑电路8、综合第4章组合逻辑电路9、组合逻辑电路中的竞争－冒险一个变量以原、反变量出现在函数F中，该变量是具有竞争条件的变量。如果消去其它变量（令其它变量为0或1），留下具有竞争条件的变量，若出现函数，则产生负尖脉冲的冒险现象，称为“0”型冒险；若函数出现，则产生正尖脉冲的冒险现象，称为“1”型冒险。可用接入滤波电容、引入选通脉冲、修改逻辑设计的方法来消除竞争－冒险。第5章触发器1、基本RS触发器各种功能触发器的最基本单元QQSDRDSRQQSDRDSR与非门实现的基本RS触发器的图形符号或非门实现的基本RS触发器的图形符号第5章触发器1、基本RS触发器各种功能触发器的最基本单元QQSDRDSR与非门实现的基本RS触发器的图形符号RDSD功能00011011×置0置1保持RD为复位端（Reset），SD为置位端（Set）。两个端口均为低电平有效。第5章触发器2、同步RS触发器QQSRCP1SC11RCPRS功能0××100101110111保持保持置1置0×10nnQSRQRS第5章触发器3、主从RS触发器CP=1时，主触发器随R和S的状态翻转，从触发器状态保持不变；（准备阶段）CP下降沿到达时，主触发器状态保持不变，从触发器随Q主和Q主的状态翻转；CP=0时，由于主触发器状态保持不变，所以从触发器的状态也不再改变。结论：在CP的一个变化周期中，主从触发器输出端的状态只可能改变一次，且只能在CP下降沿到达时刻改变。第5章触发器3、主从RS触发器QQSRCPSDRD1SC11RRS第5章触发器3、主从RS触发器1）在CP=1期间输入信号R和S的值没有发生过变化，触发器的状态可以由CP下降沿到达时的输入信号的状态确定()。2）在CP=1期间输入信号R和S的值发生过变化，必须首先确定主触发器的状态，然后从触发器在CP下降沿到来时按主触发器的状态翻转。1nnQSRQ第5章触发器4、主从JK触发器*QQJKCPSDRD1JC11KRS第5章触发器4、主从JK触发器*1）在CP=1期间输入信号J和K的值没有发生过变化，触发器的状态可以由CP下降沿到达时的输入信号的状态确定（）。2）在CP=1期间输入信号J和K的值发生过变化，必须首先确定主触发器的状态（Qn为0时，只有J＝1能使主触发器翻转且只翻转一次；Qn为1时，只有K＝1能使主触发器翻转且只翻转一次），然后从触发器在CP下降沿到来时按主触发器的状态翻转。1nnnQJQKQ第5章触发器5、D触发器*QQDCP1DC11nQDCPDQnQn+10××Qn1101111110001010第5章触发器6、T触发器*CPT功能0×1011保持保持翻转第5章触发器7、边沿触发器*1DC1QQ1DC1QQ1DC1QQ1DC1QQ边沿触发电平触发触发器注意：同一种逻辑功能的触发器可以用不同的电路结构实现；同一种电路结构形式可以做成不同逻辑功能的触发器。逻辑功能电路结构RS触发器、D触发器、JK触发器和T触发器基本触发器、同步触发器、主从触发器和边沿触发器第6章时序逻辑电路1、时序逻辑电路的分析（同步）1）根据给定的时序逻辑电路，写出存储电路（如触发器）的驱动方程（输入信号的逻辑表达式）。2）写出存储电路的状态转移方程，并根据输出电路，写出输出函数表达式。3）由状态转移方程和输出函数表达式，列出状态转移表，或画出状态转移图。4）画工作波形图（时序图）。5）归纳时序逻辑电路的逻辑功能。第6章时序逻辑电路1、时序逻辑电路的分析（异步）异步时序逻辑电路中的各级触发器的时钟脉冲，不一定都是输入脉冲，因此各级触发器的状态转移不是在同一时钟作用下同时发生的。所以，在分析异步时序逻辑电路时，必须注意各级触发器的时钟信号。第6章时序逻辑电路2、时序逻辑电路的设计1）建立并化简原始状态转换图2）确定触发器的数目，若原始状态图中有N个状态，则需要n个触发器，且有：3）将原始状态编码，列状态转换表，求状态方程、输出方程4）触发器选型，求驱动方程5）画逻辑图6）检查电路的自启动特性122nnN第6章时序逻辑电路3、寄存器Q0Q1Q2Q3D0D1D2D3DIRS1S0DILCPRD74LS194RDS1S0CPDILDIRD0D1D2D3Q0Q1Q2Q3功能0×××××××××0000清零1××0××××××保持111↑××d0d1d2d3d0d1d2d3并入1