Chinese-PLL-jitter

测量锁相环PLL电路控制系统抖动安捷伦科技概要回顾数字通信系统接收机框架锁相环电路的重要角色以及其对抖动的影响性能特点(着重在PLL电路特点)数字接收机需要时钟来控制判决输入比特的时间判决电路数据输入数据输出时钟输入接收机时钟从哪里来?嵌入（在数据码流）的时钟“分布式”时钟(低速率参考时钟)发射机直接发送到接收机的时钟锁相环电路通常被用来恢复接收机时钟倍频锁相环转化参考时钟为接收机全速率系统时钟鉴相器VCO参考时钟输入分频器N全速率时钟用于发设机或接收机接收机锁相环（PLL）可以从数据流中恢复时钟鉴相器PhaseErrorAmplifier压控振荡器VCOD-触发器数据输入数据输出有抖动的输入信号对锁相环的影响是什么?)()()()(1)(gainloopClosedsjinoutesGsGsAsAPhaseDetectorVoltageControlledOscillator(VCO)DataInputRecoveredClockPhaseErrorAmplifier压控振荡器（VCO）可以跟踪信号抖动鉴相器有效地提取输入信号中的抖动，调节压控振荡器（VCO）以跟踪输入抖动)()()()(1)(gainloopClosedsjinoutesGsGsAsAPhaseDetectorVoltageControlledOscillator(VCO)DataInputRecoveredClockPhaseErrorAmplifier抖动跟踪是频率相关的环路增益A(s)是频率相关的，通常在低频比较大(闭环增益~1)，在高频减小(闭环增益逼近0)低频抖动通常能够转移到输出时钟，而高频抖动不可以)()()()(1)(gainloopClosedsjinoutesGsGsAsAPhaseDetectorVoltageControlledOscillator(VCO)DataInputRecoveredClockPhaseErrorAmplifier锁相环(PLL)抖动传递函数(JTF)反映了恢复时钟怎样跟踪输入信号的特性)()()()(1)(gainloopClosedsjinoutesGsGsAsALoopResponseandOJTF00.20.40.60.811.21.0E+310.0E+3100.0E+31.0E+610.0E+6100.0E+6Frequency(Hz)JitterMultiplier抖动传递函数对接收机和其抖动容限的影响是什么?允许抖动从输入数据信号传递到恢复时钟是有利的，这样会使得判决电路跟踪数据信号一起抖动，从而判决点仍然保持在比特周期的中间。判决电路输入信号输出信号时钟输入从接收机判决电路角度考虑什么是有效抖动?随着频率的提高，抖动传递到恢复时钟的能力迅速下降。判决电路的抖动跟踪能力也降低了。LoopResponseandOJTF00.20.40.60.811.21.0E+310.0E+3100.0E+31.0E+610.0E+6100.0E+6Frequency(Hz)JitterMultiplierLoopResponseandOJTF00.20.40.60.811.21.0E+310.0E+3100.0E+31.0E+610.0E+6100.0E+6Frequency(Hz)JitterMultiplier从接收机角度考虑，锁相环表现为抖动‘高通’特性)()(1)(-1OJTFsjesGsG所有数据流高频抖动都可以被判决电路观察到。被判决电路观察到的抖动是锁相环抖动传递函数的有效补充。接收机“ObservedJitterTransferFunction”(OJTF)可以被看成是抖动高通滤波器。为了利用锁相环抖动滤波特性,需要从频域观察抖动MagnitudeFrequencyOffsetfrequencyE5052B(SSA:信号源分析仪)提供了不同的时钟晶振测量（相位噪声/抖动谱）器件评估晶振/PLL电路设计验证/测试@工作条件参考源相位噪声压控振荡器(VCO相位噪声AM噪声调谐灵敏度环路滤波器(PLL响应)相位噪声RF瞬态变化杂散谐波颤噪声相位干扰采用86100C“DCAj”宽带采样示波器硬件时钟恢复系统鉴相器VCOADC数据或时钟输入和前面PLL讨论相同,鉴相器输出有效地解调了输入信号抖动。采用ADC模数转换器监测并转换结果到频域提供了抖动频谱。频谱线显示了周期抖动成分JitterSpectrum1E-1510E-15100E-151E-1210E-12100E-121E-910E-9100E-91E-61E+310E+3100E+31E+610E+6100E+6DeltaFrequency(Hz)Seconds(rms)JitterSpectrum/PhaseNoiseApplicationRev0.5扩频时钟SSC和其谐波1MHz周期抖动PJ(和谐波)抖动幅度（秒RMS）vs抖动频率（Hz,对数坐标）33kHz1MHz信号噪底是随机抖动有效频谱JitterSpectrum1E-1510E-15100E-151E-1210E-12100E-121E-910E-9100E-91E-61E+310E+3100E+31E+610E+6100E+6DeltaFrequency(Hz)Seconds(rms)JitterSpectrum/PhaseNoiseApplicationRev0.5测量抖动传函抖动传递函数定义:设备输出端抖动和输入端抖动的比值码型发生器频率合成器(时钟)正弦波发生器(抖动调制)D.U.T抖动接收机(恢复时钟)时钟数据(校准)在DUT输入端提供抖动信号，在输出端测量激励源:N4903JBERT(抖动时钟或数据)替代方案:任何脉冲码型发生器(81134,81142Aetc.)都可以通过33250函数发生器调节时延来产生抖动信号激励源:N5182AMXG(抖动时钟)接收机:86100CDCAj和86108或83496B被测器件类型时钟恢复电路倍频时钟电路参考时钟发射机中继器电路测量结果JitterTransferFunctionBandwidth=3.54E+6HzPeaking=0.20dB-40-35-30-25-20-15-10-50510100E+31E+610E+6100E+6Frequency(Hz)Magnitude(dB)系统软件/控制:86100C“抖动频谱和相位噪声应用”2.0版本电子数据表格（excel）应用控制激励和响应完成校准和结果显示在安捷伦网站86100C主页免费下载(2008-5月2.0版本)(也提供抖动频谱结果)提高抖动传函（JTF）测量精度主要的测试误差来源是什么?抖动源平坦度和重复性抖动接收平坦度和重复性测量校准去除源和接收机不平坦度由于源和接收机在输入和输出测量中都被使用,系统部平坦度可以通过校准被确定。校准测量响应=(抖动源)(电缆)(抖动接收机)DUT测量响应=(抖动源)(电缆)(DUT抖动输出响应)(抖动接收机)抖动传函=输出抖动/输入抖动=DUT测量/校准测量当输入和输出速率不匹配时的校准如果输入DUT在某个速率,输出在另一个速率(例如.倍频时钟)，怎样进行有效的校准?例如:PCI-Express5Gb/s发射机/100MHz参考时钟抖动接收机需要观测2个速率，可能的测量不确定来源解决方案:设置86100接收机在5Gb/s。产生100MHz参考时钟（误码仪产生25个1和25个0码型图案）如果DUT抖动和抖动激励发生“冲突”会怎样?如果DUT具在某一个激励频率有明显的周期抖动,抖动传函结果可能失真。解决方案:86100C抖动接收机可以观测DUT没有被激励的抖动谱，应此可以调节激励频率而避免“冲突”。当谜团放在一起抖动频谱和抖动传函允许系统级分析，使我们了解通信系统的抖动如何传播和被控制。抖动谱(左图)以及接收机（右图）抖动传函JTF/OJTF结果).PLLOJTF扮演抖动高通滤波器低抖动成分对整体抖动预算的贡献很难被测量例如:示波器VCO和/或锁相环分时电路的残留抖动可能远远大于DUT的抖动新的分析极低抖动电路成分能力(时钟或数据)采样示波器残留抖动~200fs2002年(安捷伦86107精准时基模块PrecisionTimebase)当精准时基和采样通道及硬件时钟恢复系统集成在一起，示波器抖动噪底是60fs允许对精密器件极低抖动测量86108A精密波形分析器:波形分析的“黄金标准”新的86100CDCAj模块2通道33GHz低噪声,极低抖动精准波形测量集成的时钟恢复，单次连接测量(不需要触发信号)抖动传函/频谱触发和采样间~0时延，确保在扩频时钟SSC能够准确测量分析结论锁相环PLL提供高速串行总线通信控制抖动的机会结合抖动频谱和抖动传函/观测抖动传函(OJT)可以优化设计新的测量系统确保准确测量地进行JitterInjectionis:CalibratedIntegratedAutomatedCompliantSJISIRJBoundedRJPJTodayWithAgilentN4903AOurOffer:Calibrated,Integrated,AutomatedandCompliantJitterTolerancetesting2006J-BERT:continuousinnovation2009200820072006Variablede-emphasis(N4916A)Enhancedjitter(SW4.9)Opticalreceiverstresstest(N4917A)TunableloopbandwidthforCDRQuickeyeanalysisN4903AN4903BMHzPatterngeneratoroption2010nextOverviewN4903BBlockdiagramJitterInjectionnewnewnewnewnewnewnewnewnewnew:newcapabiltiitiesofN4903BversusN4903ANDS/DPT/HSTD/J-BERTBAgilentConfidentialJune2008Page39UpgradingaJ-BERTN4903AtoN4903BApproach:•Yourinvestmentpaysoffovermanyyearsofusage•UpgradeoptionN490sB-UABforrefurbaN4903AtoN4903B•Requiresreturn-to-factory,expecta4weekabsence•UpgradedinstrumentbecomesN4903BwithnewS/N,programmingID•Standardtrade-inprogramforusedSerialBERTscontinuesN4903AN4903BPage40eFTD:BERT_222AgilentRestrictedJan2009•Built-in,compliant&calibratedjitterinjection•Automatedjittertolerance•Forwardedandembeddedclocks•CharacterizationandcomplianceTheonlycompletejittertolerancetestenablingthenextgenerationembeddedandforwardclockingdevicesSummaryJ-BERTN4903BForR&Dandtestengineerswhovalidateandtestcomplianceofallhi-speedserialcomputer&videobusandcommunicationdevicesupto14.2Gb/s:J-BERTmakesthemostaccuraterec