集成电路课程设计报告

集成电路课程设计报告X126版图提取与电路分析哈尔滨工业大学（威海）电子科学与技术系2014-11-1姓名：刘慧超学号：110260115指导教师：韩良成绩：目录第1章课程设计的要求..........................................................................................................11.1课程设计的目的.............................................................................................................11.2课程设计的要求.............................................................................................................1第2章课程设计的内容..........................................................................................................22.1基本内容.........................................................................................................................22.2扩展部分.........................................................................................................................2第3章课程设计的步骤..........................................................................................................33.1前期准备.........................................................................................................................33.2版图提取.........................................................................................................................43.3LVS...................................................................................................................................53.4电路仿真与分析.............................................................................................................83.5版图绘制.......................................................................................................................11第4章课程设计的心得........................................................................................................14集成电路课程设计1第1章课程设计的要求1.1课程设计的目的掌握较大工程的基本开发技能培养运用Cadence工具进行硬件开发的能力培养集成电路设计的基本能力1.2课程设计的要求掌握集成电路典型制造工艺流程及其所需的光刻掩膜版，以及每块光刻掩膜版的作用，能够识别集成电路版图；掌握集成电路性能与电路结构和器件尺寸之间的关系，能够正确分析和设计电路，学会电路图录入和电路模拟软件（spice）的使用；掌握集成电路性能与版图布局布线之间的关系，能够合理进行版图规划；掌握集成电路版图设计规则的含义以及消除或减小寄生效应的措施，能够正确设计集成电路版图，学会版图录入和版图设计规则检查（DRC）软件的使用；学会电路与版图一致性检查（LVS）、版图参数提取（LPE）及版图后模拟软件的使用。集成电路课程设计2第2章课程设计的内容2.1基本内容版图提取根据所给电路的版图信息，提取出电路原理图。LVS验证提取到的原理图与版图信息的一致性，确保版图提取正确。电路分析根据提取出的原理图，简单分析电路完成的功能。仿真运行Cadence软件自带的仿真功能，对提取出的原理图做功能仿真，验证电路的功能。绘制版图将原有版图中所有元器件的参数尺寸缩小一倍，重新绘制版图。DRC版图规则校验，确保版图绘制符合所用工艺的要求，确保版图的规则性。版图后LVS重新编辑原理图，将所有的元器件参数尺寸缩小一倍，然后对新绘制的版图和原理图进行LVS校验，确保版图电路的一致性。2.2扩展部分版图参数提取LPE从生成的版图中提取关键参数，例如寄生电容、耦合电容以及电路延迟等，从而进行更精确的仿真。版图后仿真版图设计完成以后，将寄生参数、互连延迟反标到所提取的电路网表中进行仿真，对电路进行分析，确保电路符合设计要求。集成电路课程设计3第3章课程设计的步骤3.1前期准备开发平台的安装与设置：安装VMware虚拟平台，在VMware界面下点击OpenExistingVMorTeam,打开已存在的Linux系统，如图3-1所示。图3-1运行VM图3-2打开虚拟系统Linux按照图3-1和图3-2所示运行VM并加载虚拟系统Linux，而后点击Poweronthisvirtualmachine启动Linux系统，后续的工作就从这里展开。集成电路课程设计43.2版图提取运行Cadence工程软件，找到所要提取的版图文件并打开#cdkecheng#icfb&弹出的如图3-3所示对话框，点击Tool-LibraryManage，按照如下方法找到版图文件并打开。图3-3打开版图文件而后会看到如图3-4所示的版图文件。图3-4版图信息按照从上到下，由左至右的原则，“开闸放水”，开始提取电路原理图。新建一个原理图文件：在LibraryManage对话框下，点击File-New-Cell，按照如图3-5所示新建文件，文件名为x126，文件类型为Schematic文件。集成电路课程设计5图3-5新建Schematic文件按照版图信息提取电路，如图3-6所示。图3-6电路提取当电路提取完成之后，点击工具栏下的Design-Checkandsave选项，检查电路连接是否正确并保存，若电路连接有错，会用亮点在电路图中显示出来，修改错误再次检查，直至无误。3.3LVS电路提取完成后，接下来开始做LVS版图电路一致性检查，LVS需要用到的三个文件：.cdl文件：电路图网表信息.gds文件：版图信息.rul文件：工艺文件下面依次获得上述三个文件：导出.cdl文件打开icfb对话窗，点击File-Export-CDL，弹出如图3-7所示对话窗。图3-7导出.cdl文件集成电路课程设计6点击LibraryBrower，找到提取到的电路图文件，双击选中。修改OutputFile，这里假设为x126.cdl。修改RunDirectory，本次试验是在/kecheng/LVS目录下进行LVS检查，所以运行路径也要保持一致。配置好选项后，点击左上角的OK按钮开始导出.cdl文件。如果导出.cdl文件失败，在该目录下的si.log文件中可以查看失败的原因，按照错误提示修改配置就可以了。成功导出.cdl文件后，启动vi编辑器修改.cdl文件，在其中添加如下两句话：#*.equivP=PM#*.equivN=NM至于为什么这么添，和用到的工艺文件有关，不做详细解释。注：.cdl文件导出成功后，会在对应目录下产生x126.cdl文件。导出.gds文件打开icfb对话框，点击File-Export-Streamout，弹出如图3-8所示对话框。图3-8导出.gds文件点击LibraryBrower按钮，在弹出的窗口中找到自己的版图（这里是x126）并双击选中后即可关闭弹出窗口，回到StreamOut窗口，修改RunDirectory和OutputFile选项，按照图3-6所示修改。设置好以上参数后，点击左上角的OK按钮开始导出.gds文件。拷贝.rul文件进入到/home/iccad/kecheng/techfile，找到lvs.rul文件并拷贝到/LVS目录下：#cp/home/iccad/kecheng/techfile/lv.rul/home/iccad/kecheng/LVS/然后用vi编辑器按照图3-9所示修改.rul文件。集成电路课程设计7图3-9修改.rul文件到此，LVS检测所要用到的三个文件都已经搞定，接着就可以开始进行LVS了。#cdLVS//进入到LVS目录下#LOGLVS//启动LVS:cirx126.cdl//编译.cdl文件:conx126//转换文件格式为XDL，x126是所制电路原理图的文件名:sμm//查看元器件种类和个数:x//退出#PDRACULA：/getlvs.rul//加载工艺文件:/f#./jxrun.com//开始LVS检测#vilvs.lvs//查看LVS结果如果lvs.lvs文件如图3-10所示，提示”SCHEMATICANDLAYOUTMATCH”，则表明版图和原理图信息是一致的。集成电路课程设计8图3-10LVS检测通过否则表示版图信息和电路原理图有差异，根据lvs.lvs文件中的错误提示对原理图作出修改，直至LVS检测顺利通过。3.4电路仿真与分析LVS检测顺利通过后，就可以进行电路仿真了，然后根据输出波形分析电路功能。打开原理图文件点击左上角的Tools-AnalogEnvironment，弹出如图3-11所示窗口。图3-11仿真环境设置添加仿真模型点击Setup-ModelLibrarySetup，弹出图3-12对话框。图3-12添加仿真模型集成电路课程设计9按照图中所示添加仿真模型，然后点击Add按钮完成模型添加。设置仿真时间点击Analyses-Chooses，弹出如图3-13所示对话框。图3-13设置仿真时间同时，添加静态分析，点击窗口中的dc选项，选中DCAnalysis，然后点击左上角的OK按钮保存设置。添加输入输出信号到波形文件点击Outputs-ToBePlotted-SelectedOnSchematic，在原理图上选中所有的输入输出信号到波形文件，添加之后如图3-14所示：图3-14添加输入输出信号到波形文件添加直流电源和激励信号在原理图窗口界面，点击工具栏里的Add-Instance，弹出如图3-15所示对话框。集成电路课程设计10图3-15添加仿真库点击Browse按钮，选择模型，依次添加vdc和vpluse，作为电路的直流电源和输入激励信号，如图3-16所示。图3-16添加直流电源和输入信号按照图3-17所示设置激励信号的参数。图3-17设置激励信号参数集成电路课程设计11依次设置信号的高低电平、延迟时间、上升时间、下降时间、高电平宽度、周期等，设置好后点击OK保存。所有参数都设置好之后，点击Simulation-NetlistandRun，开始仿真