MCS-51单片机并行接口

单片机原理及其接口技术主目录上一页下一页结束教学目标7.1接口概述7.2MCS-51单片机内部并行I/O端口及其应用7.3并行I/O接口芯片本章小结思考题与习题第7章MCS-51单片机并行接口单片机原理及其接口技术主目录上一页下一页结束教学目标1.了解接口的概念、作用，区分接口和端口的不同。2.了解MCS-51单片机P0、P1、P2、P3四个端口内部结构，掌握各个端口功能特性。3.掌握MCS-51单片机端口三个不同操作方式：输出数据方式、读端口数据方式、读引脚方式。4.了解并行IO接口芯片8255内部结构及工作原理，掌握8255编程应用。单片机原理及其接口技术主目录上一页下一页结束7.1接口概述3二、接口与端口一、为什么需要I/O接口三、接口电路主要功能四、缓冲与锁存五、数据传送方式单片机原理及其接口技术主目录上一页下一页结束4CPU存储器CPUI/O设备接口电路对CPU和外部设备之间的数据传送进行协调一、为什么需要I/O接口单片机原理及其接口技术主目录上一页下一页结束5二、I/O接口与I/O端口CPU通过端口地址就可以对端口中的数据进行读写。I/O端口：I/O接口：常指I/O接口中带有端口地址的寄存器或缓冲器指CPU和外设之间的I/O接口芯片关系：一个外设通常有一个I/O接口，一个I/O接口可以有多个I/O端口。数据口命令口状态口可能不全有，但至少有一个单片机原理及其接口技术主目录上一页下一页结束给每个端口一个编号，称为外设I/O端口编址技术单独编址统一编址思考：一个I/O接口可以有多个I/O端口，如何区分各个端口呢？单片机原理及其接口技术主目录上一页下一页结束单独编址：端口地址和存储器单元地址分别编址，相互独立。⑴不占用存储器地址。⑵需要有专用的I/O指令。例：Z80CPU存储器操作：1IORQ0MREQ地址范围：0000H～FFFFH端口操作：1MREQ0IORQ地址范围：00H～FFHMCS51单片机没有专用I/O指令特点：单片机原理及其接口技术主目录上一页下一页结束将I/O和存储器统一进行编址，端口地址占用部分存储器单元地址。⑴访问存储器与I/O端口指令共用。⑵外设端口地址安排灵活，数量不受限制。⑶地址被占用的存储器单元不能使用。MCS51单片机属于这种编址方式统一编址：单片机原理及其接口技术主目录上一页下一页结束&A8A15具体哪个I/O端口工作，还需由低8位地址决定。存储器中的FF00H～FFFFH单元将不能使用。FFH00例：MCS-51CPU寻址范围：存储器地址：0000H～FEFFH0000H～FFFFHI/O端口地址：FF00H～FFFFH0100H-FEH1110单片机原理及其接口技术主目录上一页下一页结束10三、接口电路主要作用1）实现不同外设的速度匹配。2）改变数据的传输方式。3）改变信号的性质和电平。单片机原理及其接口技术主目录上一页下一页结束111）数据锁存CPU接口CS数据在数据总线上停留的时间十分短暂8051单片机的4个并行I/O口输出锁存！四、缓冲与锁存设备O/I输出端的状态不随输入端的状态变化而变化，状态一直保持到下一个锁存允许时才更新。单片机原理及其接口技术主目录上一页下一页结束2）数据缓冲四、缓冲与锁存输入信号虽然已经准备好，受到隔离而不能送到输出端，在特定信号控制下才能送到输出端。T/C方式2的逻辑结构图CPU接口CS外设数据准备好后不能直接送入总线，以防造成数据冲突设备O/I8051单片机的4个并行I/O口输入缓冲！单片机原理及其接口技术主目录上一页下一页结束13五、数据传送方式1.同步传送：无条件直接传送。2.异步传送：查询传送。3.中断传送：利用中断功能传送。4.DMA传送：不通过CPU，由DMA控制器控制，直接在外设之间传送数据。MCS-51具备的传送方式单片机原理及其接口技术主目录上一页下一页结束147.2MCS-51单片机内部并行I/O端口及其应用7.2.1端口的功能描述7.2.2端口的内部结构7.2.3应用举例单片机原理及其接口技术主目录上一页下一页结束MCS-51系列单片机外部引脚说明单片机原理及其接口技术主目录上一页下一页结束地址总线(AB)805187518031P1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7PSENEAALERST用户I/O控制总线(CB)锁存器P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0ALEA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0VCCVSS数据总线(DB)(a)(b)P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VPDRXD、P3.0TXD、P3.1INT0、P3.2INT1、P3.3T0、P3.4T1、P3.5WR、P3.6RD、P3.7XTAL2XTAL1VSSVCCP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VPPALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.080518751803112345678910111213141516171819204039383736353433323130292827262524232221VCCVSS(1)P0口(39~32脚)：P0.0~P0.7统称为P0口。P0口可作为通用I/O接口。在接有片外存储器或I/0扩展接口时，作低8位地址总线与双向8位数据总线。7.2.1端口的功能描述单片机原理及其接口技术主目录上一页下一页结束地址总线(AB)805187518031P1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7PSENEAALERST用户I/O控制总线(CB)锁存器P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0ALEA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0VCCVSS数据总线(DB)(a)(b)P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VPDRXD、P3.0TXD、P3.1INT0、P3.2INT1、P3.3T0、P3.4T1、P3.5WR、P3.6RD、P3.7XTAL2XTAL1VSSVCCP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VPPALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.080518751803112345678910111213141516171819204039383736353433323130292827262524232221VCCVSS(2)P1口(1~8脚)：P1.0~P1.7统称为P1口。P1口是一个带内部上拉电阻的8位双向I/O口。单片机原理及其接口技术主目录上一页下一页结束地址总线(AB)805187518031P1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7PSENEAALERST用户I/O控制总线(CB)锁存器P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0ALEA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0VCCVSS数据总线(DB)(a)(b)P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VPDRXD、P3.0TXD、P3.1INT0、P3.2INT1、P3.3T0、P3.4T1、P3.5WR、P3.6RD、P3.7XTAL2XTAL1VSSVCCP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VPPALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.080518751803112345678910111213141516171819204039383736353433323130292827262524232221VCCVSS(3)P2口(21~28脚)：P2.0~P2.7统称为P2口。P2口也是一个带内部上拉电阻的双向I/O口。在访问片外存储器或扩展I/O接口时，还用于提供高8位地址。单片机原理及其接口技术主目录上一页下一页结束地址总线(AB)805187518031P1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7PSENEAALERST用户I/O控制总线(CB)锁存器P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0ALEA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0VCCVSS数据总线(DB)(a)(b)P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VPDRXD、P3.0TXD、P3.1INT0、P3.2INT1、P3.3T0、P3.4T1、P3.5WR、P3.6RD、P3.7XTAL2XTAL1VSSVCCP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VPPALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.080518751803112345678910111213141516171819204039383736353433323130292827262524232221VCCVSS(4)P3口(10~17脚)：P3.0~P3.7统称为P3口。P3口也是一个带上拉电阻的I/O口可以作双向的输入输出口。具有第2功能。单片机原理及其接口技术主目录上一页下一页结束20一.PO口7.2.2端口的内部结构P0口是一个三态双向口,可作为通用I/O接口,也可作为地址/数据分时复用口。单片机原理及其接口技术主目录上一页下一页结束21端口三种不同操作方式：输出数据方式读端口数据方式读引脚方式(1)P0口作为通用I/O口使用单片机原理及其接口技术主目录上一页下一页结束22输出数据方式MOVP0，AMOVP0，#dataANLP0，AXRLP0，#data所有端口操作指令均可从端口输出数据。00单片机原理及其接口技术主目录上一页下一页结束在CPU向端口输出数据时,对应的控制信号为0,转换开关把输出级与锁存器端接通,同时因与门3输出为0使V2截止,此时,输出级是漏极开路电路。单片机原理及其接口技术主目录上一页下一页结束使用时注意:在输出数据时,由于V2截止,输出级是漏极开路电路,要使“1”信号正常输出,必须外接上拉电阻。单片机原理及其接口技术主目录上一页下一页结束单片机原理及其接口技术主目录上一页下一页结束26读端口数据方式MOVA，P0MOVR1，P0MOV20H，P0MOV@R1，P0仅对端口锁存器中的数据进行读入00单片机原理及其接口技术主目录上一页下一页结束27读端引脚方式为了正确读入端口引脚数据，须先使V1、V2管截止，而后读入。0001应注意，当作输入端口使用时，应先对该口写入“1”使场效应管T2截止，防场效应管处于导通状态，会将输入的高电平拉成低电平，从而引起误读。单片机原理及其接口技术主目录上一页下一页结束28例如读P0口低4位引脚线上的信号：MOVP0,#0FHMOVA,P0单片机原理及其接口技术主目录上一页下一页结束此时可分为两种情况：一种是从P0口输出