第3章--组合逻辑电路习题答案

第3章组合逻辑电路3.1试分析图3.59所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。(b)(c)(a)ABCDL=1=1=1ABC&=1&=1&L1L2BA11≥1≥1≥1L1L2L3图3.59题3.1图解：由逻辑电路图写出逻辑函数表达式：图a：DCBAL图b：)()(21BACABBACABLCBAL图c：BABALBAABBABALBABAL321由逻辑函数表达式列写真值表：ABCDL00000000110010100110010010101001100011111000110010101001011111000110111110111110ABCL1L20000000110010100110110010101011100111111ABL1L200010L3010011010011010由真值表可知：图a为判奇电路，输入奇数个1时输出为1；图b为全加器L1为和，L2为进位；图c为比较器L1为1表示AB，L2为1表示A=B,L3为1表示AB.3.3设有四种组合逻辑电路，它们的输入波形（A、B、C、D）如图3.61所示，其对应的输出波形分别为W、X、Y、Z，试分别写出它们逻辑表达式并化简。DCBAWXYZ输入输出图3.61题3.3图解：BACACDBCACDW110100BA111000DC011110111BACACDACDBC1111CBAACDABBDX110100BA111000DC011110111CBAACDAB1111BDACDCBDBCDY110100BA111000DC01111011CBDBCD11ACDABDDBACACBDZ110100BA111000DC0111101CADBA11CBD111ABDDCBAWXYZ输入输出BCBACACDACDWDCBA)13,12,11,10,8,6,5,4,3()(ACDCBABDABXDCBA)15,13,12,9,8,7,4,2,0()(ACDCBDBCDYDCBA)10,8,7,6,1,0()(CBDDBAABDCAZDCBA)15,13,12,11,8,7,6,5()(3.4X、Y均为四位二进制数，它们分别是一个逻辑电路的输入和输出。设：当0≤X≤4时,Y=X+1；当5≤X≤9时，Y=X-1,且X不大于9。(1)试列出该逻辑电路完整的真值表；(2)用与非门实现该逻辑电路。解：(1)按题意要求列真值表如下：0000x3x2x1x0y3y2y1y00001001000110100010101100111100010011010101111001101111011110001001000110100010101000101011001111000xxxxxxxxxxxxxxxxxxxxxxxxXXY03301001110000111101x3x2x1x0XXXXXY03102201001110000111101x3x2x1x011111XXXXXXXXXXXXY01320120120310100111000011110x3x2x1x0XY0001001110000111101x3x2x1x011111111(2)把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。XXXXY03033XXXXXXXXXXY03102031022XXXXXXXXXXXXXXXXXXXXXXXXY0132012012030132012012031XY00作图如下：1&&&1111x3x2x1x0&&&&&y3y2y1y03.5设计一交通灯监测电路。红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。解:设A、B、C分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L表示，L为1表示需要检修。依据题意列写真值表：ABCL00010010010001111000101111011111BCACABCBAL0100BC11100A1111111&11ABC&&&1&1&1&&LBCACABCBABCACABCBAL3.7试用译码器74LS138和适当的逻辑门设计一个三位数的奇校验器。解:设用A、B、C表示三位二进制数输入，L表示输出，L=1表示输入有奇数个1。列写真值表,求表达式，作图如下：ABCL0000001101010110100110101100111174LS138A0A1A2S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0&1CBALYYYYABCCBACBACBALmmmmmmmm7421742174213.8试用译码器74LS138和与非门实现下列逻辑函数：（1）ACBALBACALCBAABL321（2）(0,2,6,8)mL解:取ABC=A2A1A0则：YYYCBACABABCCBAABLmmmmmm7657657651YABCBACBACALm772YYYYYYmACBAACBAL765410),7,6,5,4,1,0(74LS138A0A1A2S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0&1ABC&L2L1L374LS138A0A1A2S1S2S3Y7Y6Y5Y4Y3Y2Y1Y01ABCLD&DCBABCACBACBADCBADBCADCBADCBAmL)()8,6,2,0(分析可见D=1时，L=0;D=0时，CBABCACBACBAL。取ABC=A2A1A0，S1=1,S2=D,S3=0,则：YYYYCBABCACBACBALmmmm43104310也可利用2片74138扩展为4－16线译码器，然后取ABCD=A3A2A1A0进行设计。3.10试用译码器74LS138和适当的逻辑门设计一个1位数的全加器。解：列写真值表，F1表示和，F2表示进位。ABCF100000011010101101001101011001111F20001011174LS138A0A1A2S1S2S3Y7Y6Y5Y4Y3Y2Y1Y01ABC&&F1F2YYYYFmmmm742174211YYYYFmmmm7653765323.11试用译码器74LS138和适当的逻辑门设计一个组合电路。该电路输入X与输出L均为三位二进制数。二者之间的关系如下：当2≤X≤5时L=X+2当X＜2时L=1当X＞5时L=0解：按题意列写真值表、求表达式、画图x100000010010101111001101111001110x200001100L1x0L0L21101010074LS138A0A1A2S1S2S3Y7Y6Y5Y4Y3Y2Y1Y01&&L1L2x2x0x1&L0YYYYLmmmm543254322YYLmm54541YYYYLmmmm5310531003.12试用三片3—8线译码器74LS138组成5—24线译码器。解：用A4A3控制各个芯片的工作状态，具体分配如下：A1000111A2第1片工作A4A0A3第2片工作第3片工作1A2A0A174LS138A0A1A2S1S2S3Y7Y6Y5Y4Y3Y2Y1Y074LS138A0A1A2S1S2S3Y7Y6Y5Y4Y3Y2Y1Y074LS138A0A1A2S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0A4A300Y7Y6Y5Y4Y3Y2Y1Y0Y15Y14Y13Y12Y11Y10Y9Y8Y23Y22Y21Y20Y19Y18Y17Y163.14由数据选择器组成的逻辑电路如图3.63所示，试写出电路的输出函数式。11&D0D1D2D3A0A1YX1ZWGYL四选一MUX图3.63题3.14图解：由图可见A1A0=YX,D3=0,D2=1,1WZWZD，0WD，G=001230123()iiLYGmmmmDDDDDWYXWZYXYXWYXWYXZYXYXm化简有：YXYZXYWXXWL3.15试用四选一数据选择器实现下列逻辑函数：（1）(0,2,4,5)Lm（2）(1,3,5,7)Lm（3）(0,2,5,7,8,10,13,15)Lm（4）(1,2,3,14,15)Lm解：利用卡诺图法确定Di的连接关系。(1)0100BC11100A11111013210AADDDDBL1D0D1D2D3A0A1GY四选一MUXC1A0或者：0100BC11100A11111CD0CD112D03DAL1D0D1D2D3A0A1GY四选一MUXB1C0(2)0100BC11100A11111D00D112D031DBLD0D1D2D3A0A1GY四选一MUXC0110或者：0100BC11100A11111D0CD1C2DC3CDALD0D1D2D3A0A1GY四选一MUXBC(3)10100CD111000AB0111101111111LBDBDBLD0D1D2D3A0A1GY四选一MUXD1100或者：10100CD111000AB0111101111111D0L=BD+BDD13D2DD0BD2D1BD3CLD0D1D2D3A0A1GY四选一MUXDB1(4)10100CD111000AB01111011110CDD10D20D3CD1ALD0D1D2D3A0A1GY四选一MUXBC00CD3.16试用四选一数据择器设计一判定电路。只有在主裁判同意的前提下，三名副裁判中多数同意，比赛成绩才被承认，否则，比赛成绩不被承认。解：设用A表示主裁判、B、C、D表示副裁判，L表示比赛成绩；A、B、C、D分别为1表示同意，为0表示不同意；L为1表示承认比赛成绩，L为0表示不承认比赛成绩。列写真值表如下：ABCDL00000000100010000110010000101001100011101000010010101001011111000110111110111111ACDABCABDL110100CD111000AB0111101100D01DCDD2DCD31ALD0D1D2D3A0A1GY四选一MUXB00D&CD（1）取AB=A1A0,G=0，采用卡诺图法确定D0~D3,并作图。（2）取,G=A,CD=A1A0，采用卡诺图法确定D0~D3,并作图。110100CD11100B11100DBD1BD213DCLD0D1D2D3A0A1GY四选一MUXD01AB113.17试画出用2个半加器和一个或门构成一位全加器的逻辑图，要求写出Si和Ci的逻辑表达式。解：BASCOBASCO1AiBiCiSiCi-1对于半加器有：BAS,CO=AB,所以：CBAiSiii1CBABACiiiiii1)(3.18利用4位集成加法器74LS283实现将余3码转换为8421BCD码的逻辑电路。解：因为8421BCD等于余3码减3，减3可用补码相加完成，作图如下：74283A01A2A3A1101B01B2B3BICS01S2S3S8421BCD码输出余3码输入3.19利用4位集成加法器74LS283和适当的逻辑门电路，实现一位余3代码的加法运算，画出逻辑图。（提示：列出余3代码的加法表，再对数进行修正）。解：利用74283实现一位余3代码的加法运算，应解决的主要问题是和的修正问题，因为余3码比8421码多3。经分析可得：余3码和有进位，其和加3，无进位，其和减3。（进位表示16，比10进制多6，但原代码已多6，正好抵消，但输出是余3码，需要加3；若无进位，原代码多6，因此需要减3，减3利用变补相加完成）。作图如下：7428