混频器设计

混频器设计简介无线收发机射频前端在本质上主要完成频率变换的功能，接收机射频前端将接收到的射频信号装换成基带信号，而发射机射频前端将要发射的基带信号转换成射频信号，频率转换功能就是由混频器完成的。本文设计应用于无线传感器网络（WirelessSensorNetwork，简称WSN）的混频器，无线传感器网络是由部署在监测区域内大量的廉价微型传感器节点组成，通过无线通信方式形成的一个多跳的自组织网络系统，其目的是协作的感知、采集和处理网络覆盖区域中感知对象的信息，并发送给观察者。这就要求所设计的混频器具有很低的功耗。同时，混频器是一种非线性电路，是接收机中输入射频信号最强的模块，这就对混频器的线性度提出了严格的要求。而混频过程通常会引入很大的噪声，考虑到LNA的增益有限，混频器噪声也是要考虑的关键指标。由于所设计的接收机采用的是低中频的结构，中频频率只有2MHz，所以混频器的隔离度也是关键的指标。结构选择及原理分析结构选择本接收机采用的结构为低中频结构，中频频率只有2MHz，LO信号泄漏到RF端口可能造成自混频及信号阻塞等问题。LO信号泄漏到IF端口，会对中频信号形成阻塞，同时LO的噪声也将提高整体的噪声系数。而RF信号馈通到LO端会造成自混频现象。双平衡的吉尔伯特混频器具有很好的隔离度，故本设计采用该结构。本设计中频频率很低，开关对噪声（包括热噪声和1/噪声）是限制混频器噪声性能的主要因素，可以在不影响驱动级偏置电流的情况下减小流过开关对的偏置电流来减小混频器的噪声系数。可以通过在开关对的源极注入一个固定的偏置电流来实现。线性度是混频器的一个重要指标，通常可以采用在驱动级晶体管的源极串一个无源元件形成串联反馈来提高驱动级的线性度。电阻作源简并元件会引入热噪声，而电阻本身会产生压降。电感和电容作源简并元件不会引入额外的噪声，而且对高频谐波成分和交调成分具有一定的抑制作用。因此通常选择电感作为源简并元件。但是本设计并没有采用结构，考虑到本设计的偏置电流很低，转换增益低，源简并技术将进一步降低转换增益，同时电感占用很大的芯片面积，不利于降低成本，故不可采用。根据Zigbee协议，WSN接受信号范围为-85-20dBm,为了达到系统的线性度的要求，可以在低噪放级采用可调结构，这样使输入混频器的最大信号为-20dBm，降低了对混频器线性度的要求，有助于降低整个系统的功耗，但增加了LNA的设计难度。混频器的负载通常有三种形式：电阻作负载、晶体管作负载和LC并联谐振电路作负载。晶体管作负载会引入非线性，而LC并联谐振电路作负载虽具有很多的优势，但电感占用的芯片面积很大，不宜采用。电阻作负载不会引入非线性，同时具有很宽的带宽，但电阻上会引入直流压降，为了不使开关对和驱动级中的晶体管离开饱和区，电阻的取值不能太大，考虑到转换增益，电阻的取值将需要特别注意。而且这种负载不具有滤波的特性，因此不能衰减混频过程中产生的毛刺以及LO-IF、RF-IF馈通成分。所以，本设计采用一个电容与电阻并联组成一个低通滤波网络来滤除高频成分。综上所述，本设计所采用的结构如图4.1所示。VccVb1IF+LO+RF+VbRF-IF-LO-原理分析如果本征信号足够强，可以认为开关对为理想开关，则双平衡混频器的输出电流为：sLOsBLOsBLOitwiItwiItwI)]sgn[cos(2))](sgn[cos())](sgn[cos(0其中，)]sgn[cos(twLO是一个幅度为1、频率为LOw的方波信号。0)cos(,10)cos(,1)]sgn[cos(twtwLOLOLOtw将方波信号进行傅里叶变换，可得：)cos()]sgn[cos(1tkwAtwLOkkLO，其中4)2sin(kkAk对于跨导，其输出电流为：)cos(2twVgiRFRFms因此双平衡混频器的输出电流为：])cos()[cos(42sin10twkwtwkwkkVgIRFLORFLOkRFm该输出电流经负载转换为电压信号或者功率信号。由于采用线性负载，因此双平衡混频器的输出仅由的各次谐波与输入射频信号的和频和差频成分组成。当本征信号足够强时，双平衡混频器的转换电压增益为：LmRgG2v其中，LR为负载的阻抗值。可见，即使开关对为理想开关，混频过程还是会引入2的损耗。如果把开关对看成是理想的，则双平衡混频器的单边带噪声因子近似为：]1)(21[422SmLmmSSBRgRgrgF其中，mg为跨导级晶体管的跨导，r为对应的小信号输出电阻。电路建模仿真环境、采用工艺以及仿真项目采用的仿真平台为Cadence-Spectre，采用的工艺库为TSMC-0.18mRFCMOS工艺，仿真项目为转换增益G、噪声系数NF、输入1dB压缩点以及输入三阶截点IIP3。电路结构及参数所设计的混频器电路图如图4.1所示，各MOS管和无源器件参数如表4.1、4.2、4.3所示。图4.1混频器电路图表4.1MOS管参数MOS管W/umL/umMFingerM030.18112M130.18112M230.18112M330.18112M440.1816M540.1816M630.5120M740.414M840.414表4.2电阻参数电阻W/umL/umSegmentValueR021212KOhmR121212KOhmR22.12019.7KOhmR32.12019.7KOhmR42.12019.7KOhmR52.12019.7KOhm表4.3电容参数电容W/umL/umMValueC030301951.6fFC130301951.6fF混频器测试平台混频器测试平台如图4.2所示。图4.2混频器测试平台仿真项目及结果仿真设置（1）射频、本征、中频输出端的变压器设置如图4.3(a)(b)(c)所示。（a）射频端变压器设置（b）本征端变压器设置（c）中频端变压器设置（2）电容C0，C1，C2，C3的设置如下。（3）电源电压设置如表4.4所示。表4.4电压电压设置电源电压Vcc1.8V尾流偏置Vb0.65V射频偏置Vb_RF0.9V本征偏置Vb_LO1.0V注：为简化电路结构，开关对源极注入电流源偏置电压和本征偏置电压相同仿真结果（1）变频增益对本振功率的仿真该仿真主要通过pss+pac的仿真方法实现。其中pss主要是作本振大信号的周期稳态分析，可以在时变工作点上线性化电路。pac则是在pss仿真后，作的小信号分析。此处，射频端口设置为50Ω的电阻，dctype。PACmagnitude设置为1V。中频输出端口设置为1MΩ，dctype，中频输出端口的设置在以后的仿真中保持不变。RF端口设置如图4.4所示。pss仿真和pac仿真的参数设置如图4.5和4.6所示。其中，plo（单位dBm）为本征的功率值。仿真结果如图4.7所示。图4.4RF端口设置图4.5PSS仿真参数设置图4.6PAC仿真参数设置图4.7射频信号为2.4GHz时变频增益对本振功率的扫描曲线从仿真结果可以看到，在本振功率为-1dBm的情况下，转换增益最大，但是考虑到该本振信号是由频率综合器提供的，综合考虑本振的功率设定在-5dBm。（2）变频增益的仿真RF端口设置与上面设置相同，而本征端口设置为2.402GHz,-5dBm。仿真方法依旧是采用pss+pac，只是在pss中不作参数的扫描，PAC设置如图4.8所示。图4.8PAC仿真器设置得到的转换增益曲线如图4.9所示，横轴为输出信号的频率。图4.9转换增益曲线从仿真的曲线可以看到，在单个信道中转换增益约为17.98dB。（3）噪声系数的仿真同上面的仿真相似，需将RF端口PACmagnitude1V改设置为PACmagnitude（dBm）为-30。仿真使用pss+pnoise仿真，其中pss的仿真设置同上，图4.10给出pnoise的仿真设置。其中输出选择PORT2，即中频信号输出端口。输入选择PORT0，即射频信号输入端口。图4.10pnoise仿真器设置仿真结果如图4.11所示。从图中可以看出，在中频为2MHz时噪声系数约为13.8dB。图4.11pnoise仿真结果（4）输入1dB压缩点和IIP3的仿真仿输入1dB压缩点采用PSS仿真，RF端口设置如图4.12所示.图4.12RF端口设置PSS设置如图4.13所示。图4.13PSS仿真器设置得到输入1dB压缩点曲线如图4.14所示。图4.14输入1dB压缩点曲线仿IIP3时，RF端口设置如图4.15所示。图4.15仿IIP3的RF端口设置LO端口设置如图4.16所示。图4.16仿IIP3的LO端口设置PAC设置如图4.17所示。图4.17PAC仿真器设置PSS设置如图4.18所示。图4.18PSS仿真器设置仿真环境的具体设置如下图4.19所示。图4.19仿真环境的具体设置得到的IIP3曲线如图4.20所示。图4.20IIP3曲线结果分析仿真结果如表4.5所示表4.5仿真结果技术指标前仿结果电源电压1.8V输入射频频率（RF）2.4~2.4835GHz输出中频频率（IF）2MHz电压增益（VCG）17.98dB噪声系数13.8dB输入1dB压缩点（IP1dB）-15.7251dBm输入三阶截点（IIP3）-2.24473dBm核心工作电流0.39mA本设计中IF为2MHz，频率较低，开关对的1/f噪声对这个混频器噪声影响不能忽略，所以加入了开关对源极电流源注入以减小噪声系数。另一方面，由于流过跨导管的电流小，跨导管的噪声增大，导致混频器的噪声增大。综合这两方面，需合理选择工作电流以及注入的电流值，以优化噪声系数。从仿真的结果可以看出，噪声系数非理想，但完全可以满足WSN的应用。由于WSN是低功耗应用，所以这个设计的核心是在满足整个系统的指标下，尽可能的降低系统的功耗。混频器的尾电流影响噪声、转换增益、线性度以及芯片面积，需折中考虑。本设计中核心工作电流约为0.39mA，本征功率为-5dBm，对减小整个系统的功耗有很大的贡献。