搜索
电子科技大学硕士学位论文一种硅CMOS低噪声放大器的研究与设计姓名：金辉申请学位级别：硕士专业：软件工程指导教师：杨谟华;崔自中20090507一种硅CMOS低噪声放大器的研究与设计作者：金辉学位授予单位：电子科技大学相似文献(10条)1.期刊论文李竹.LIZhu基于CMOS工艺的一种低功耗高增益低噪声放大器-现代电子技术2006,29(20)采用0.18μmCMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器设计.共源结构的级联采用电流共享技术,从而达到低功耗的目的.电路的输入端采用源极电感负反馈实现50Ω阻抗匹配,同时两级共源电路之间通过串联谐振相级联.该LNA工作在5.2GHz,1.8V电源电压,能提供20dB的增益(S21为20dB),而噪声系数为1.9dB,输入匹配较好,S11为-32dB.2.学位论文卫颜锋2.45GHzCMOS工艺低噪声放大器的设计2007本论文采用CMOS工艺实现了无线接收机射频前端的关键模块一低噪声放大器(LNA)。首先，LNA是一个典型的无线接收机的第一级，因此其噪声系数直接决定了接收机的整体噪声系数。而且，LNA必须提供一定的功率增益以抑制接收机后级电路对整体噪声的贡献。其次，对于高集成度的SoC而言，在保证相关性能的情况下，必须尽可能地降低LNA的功耗。同时，为了使在有大信号输入的情况下，LNA引起的失真尽可能小，因此要求LNA应具有足够高的线性度。此外，LNA还必须对于输入源表现一个特定的且常常为50Ω的输入阻抗以利于匹配。上述的这些LNA基本性能参数之间是紧密联系的，为了满足整体性能的要求，通常需要对这些参数进行折衷考虑和整体优化处理，这也是LNA设计的主要难点。本论文是基于科研项目-2.45GHz接收机芯片设计，作者负责射频前端模块低噪声放大器的设计。在CadenceIC5.0CAD软件下，依据RFIC设计理论和所提供的JAZZ0.35μmCMOS工艺库模型，设计了一款工作在2.45GHz的全集成低噪声放大器，并进行了带ESD电路保护的版图设计，在对电路进行多参数优化分析设计的基础上，各项指标接近在该设计条件下的国际先进水平。此外，作者在TSMC提供的0.35μmCMOS和Bipolar两种工艺条件下实现的LNA性能进行了对比分析，得出了一系列结论。基于工程开发的需要，本文讨论了低噪声放大器的设计、仿真及相关测试内容。论文主要内容：1．针对项目的应用背景-2.45GHz无线局域网，分析对比各种系统结构的优缺点，并最终采用超外差式结构的结构完成SoC设计。2．射频集成电路基本参数、元器件的工艺和模型分析，重点是对整个电路设计至关重要晶体管的物理特性进行了分析。3．在对2.45GHz低噪声放大器四种拓扑结构整体性能分析的基础上，采用具有高隔离度的cascode结构构建了电路架构，在对cascode结构噪声模型分析的基础上，对电路噪声进行了整体优化，最终完成了基于CMOS工艺的全集成2.45GHz低噪声放大器芯片的设计，并对其进行了温度和工艺偏差分析，提出了测试方案。此外，对CMOS和Bipolar工艺下设计完成的相同结构的LNA进行了性能对比分析。3.期刊论文李竹.LIZhu基于CMOS工艺的一种低功耗高增益低噪声放大器-电气电子教学学报2006,28(3)采用0.18μmCMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器(LNA)设计.共源结构的级联采用电流共享技术,从而达到低功耗的目的.电路的输入端采用源极电感负反馈实现50欧姆阻抗匹配.同时两级共源电路之间通过串联谐振相级联.该LNA工作在5.2GHz,1.8V电源电压,能提供20dB的增益(S21为20dB),而噪声系数为1.9dB,输入匹配较好,S11为-32dB.4.学位论文蒋东铭0.18μmCMOS工艺双模分频器和5.8GHz低噪声放大器设计2007当前无线通信的快速增长为射频集成电路带来了巨大的市场需求。随着CMOS工艺特征尺寸的不断减小，MOS场效应管的截止频率已经超过100GHz，这使得CMOS工艺成为射频集成电路设计的一个重要选择。为了提高市场竞争力，采用具有高集成度、低成本、低功耗和易于集成等优点的CMOS工艺进行高速电路和射频电路没计成为了近几年集成电路设计的热点。本文的研究内容基于0.18μmCMOS工艺，主要包括两部分：高速双模分频器设计和5.8GHz低噪声放大器设计。双模分频器主要应用于锁相环频率合成电路中，本文给出了一个分频模数为10/11的双模分频器的设计过程。首先分析了分频器的数字逻辑实现过程，然后讨论了CMOS数字逻辑电路的一些基本要点和元素，其中重点讨论了反相器、传输门和D触发器(DFF)等常用的数字逻辑单元的设计方法，并采用源极偶合场效应晶体管逻辑(SCFL)触发器作为分频器基本单元。接着给出了10/11的双模分频器的仿真波形和版图设计。后仿真结果表明在输入时钟频率为3GHz时分频器能正常工作。低噪声放大器决定了射频接收机的整体噪声性能，本文设计的低噪声放大器中心工作频率为5.8GHz，可应用于IEEE802.11aWLAN系统。采用了源极电感反馈式结构，并改进了输入电路结构，使输入匹配更加简单方便。应用全新的电感模型和参数提取方法，解决了后仿真中缺乏电感参数的问题。通过仿真软件对低噪声放大器电路进行了系统仿真和参数优化，同时给出了芯片版图设计。电路后仿真结果表明，该低噪声放大器具有较好的噪声性能、线性度和良好的输入输出匹配，并且具有合适的增益和较低的功耗，性能完全满足设计指标的要求。5.期刊论文陶蕤.王志功.谢婷婷.陈海涛2.9GHz0.35μmCMOS低噪声放大器-电子学报2001,29(11)随着特征尺寸的不断减小,深亚微米CMOS工艺其MOSFET的特征频率已经达到50GHz以上,使得利用CMOS工艺实现GHz频段的高频模拟集成电路成为可能.越来越多的射频工程师开始利用先进的CMOS工艺设计射频集成电路,本文给出了一个利用0.35μmCMOS工艺实现的2.9GHz单片低噪声放大器.放大器采用片内集成的螺旋电感实现低噪声和单片集成.在3伏电源下,工作电流为8mA,功率增益大于10dB,输入反射小于-12dB.6.学位论文杨吟国基于CMOS工艺的低噪声放大器与混频器设计2008这篇论文以射频接收机前端关键器件中的低噪声放大器与混频器为研究对象，在系统分析无线局域网中射频接收机几种典型结构及其性能指标的基础上，根据IEEE802.11a标准，应用Agilent公司的ADS2003C电路仿真软件进行电路设计。首先，在分析、比较低噪声放大器的结构、工作原理与性能指标的基础上，综合多种因素，选用电感源极负反馈以及共源共栅低噪声放大器的电路结构。应用Matlab编程计算出栅宽与噪声系数的关系曲线，供电路设计时参考。应用ADS软件对此电路进行设计、优化与仿真，仿真结果：输入回波反射系数S11和输出回波反射系数S22均小于-30dB；增益S21为13.9dB；反向增益S12为-29dB；在5.2GHz处，噪声系数为1.3dB；1dB压缩点为-11dBm，输入三阶互调点大约为-2dBm。上述结果表明设计的低噪声放大器能够实现很好的输入输出匹配，较高的正向传输增益，反向隔离和线性度均满足设计要求。其次，在分析、比较几种典型混频器的基本原理和性能指标的基础上，选择Gilbert单元结构混频器设计电路，并进行噪声分析，引入改进的电流注入结构。应用ADS软件对此电路进行设计、优化与仿真，仿真结果：变频增益为16.5dB；噪声系数为15.2dB；1dB压缩点为-15dBm；三阶交调截点为-5dBm；静态工作电流为40mA，功耗为72mW。上述结果表明：设计的混频器各项性能指标均达到设计要求。最后，将设计仿真完毕的带电感源极负反馈的共源共栅低噪声放大器和Gilbert单元结构混频器电路，采用TSMC0.18μmCMOS工艺元件库，应用Cadence软件画出这两种电路的版图。上述工作对射频集成电路设计有一定的参考价值。7.期刊论文尚林林.杨红官.郭友洪.曾云.SHANGLin-lin.YANGHong-guan.GUOYou-hong.ZENGYun3GHzCMOS低噪声放大器的优化设计-微计算机信息2008,24(14)基于0.18μmCMOS工艺,采用共源共栅源极负反馈结构,设计了一种3GHz低噪声放大器电路.从阻抗匹配及噪声优化的角度分析了电路的性能,提出了相应的优化设计方法.仿真结果表明,该放大器具有良好的性能指标,功率增益为23.4dB,反向传输系数为-25.9dB,噪声系数为1.1dB,1dB压缩点为-13.05dBm.8.学位论文黄亚森射频MOSFET噪声模型研究及CMOS工艺低噪声放大器设计2009MOS场效应管自上世纪60年代被研制成功后，因其具有集成度高、功耗低的优点，且截止频率不断提高，现在已被广泛应用于单片射频集成电路中。其小信号噪声等效电路模型表征了器件的高频噪声特性，利用该模型不仅可以指导电路设计者将电路设计的更加合理，而且可以指导芯片制造者做出更高性能的器件，因此MOS场效应管噪声建模以及模型参数提取技术已经成为近几年国内外的研究热点。对0．13μmMOSFET噪声建模和参数提取技术进行了研究，首先，使用开路短路法剥离掉焊盘和外围连接导线的影响从而得到本征器件的散射参数。然后通过半优化法得到模型的小信号参数并验证。在精确地提取了小信号模型参数之后，利用噪声相关矩阵技术从测量的散射参数和射频噪声参数直接提取了栅极感应噪声电流i2g，沟道噪声电流i2d和它们的相关系数，并用PRC模型中的参数来表示。将参数提取结果带入ADS中进行仿真，在2～8GHz频段上仿真结果与测量数据吻合良好。利用TSMC0．18μmCMOS工艺实现了5．8GHz源极负反馈式低噪声放大器。采用了源极电感反馈式结构，并改进了电路结构，使得输入匹配更加容易。通过仿真软件对低噪声放大器电路进行了系统仿真和参数优化，电路仿真结果表示，该低噪声放大器具有较好的噪声性能、线性度和良好的输入输出匹配，并且具有合适的增益和较低的功耗，性能满足指标的要求。9.期刊论文王燕.徐国栋.王林小卫星微型核CMOS低噪声放大器的设计-空间电子技术2007,4(3)卫星的小型化、低功耗和低成本的发展趋势,推动了对小卫星高集成度的研究.文章首先分析了小卫星微型核通信系统前端的结构;然后采用0.18μmCMOS工艺给出了工作在2.4GHz的单片低噪声放大器的设计.ADS仿真结果表明:电路的增益为14.878dB,噪声系数为2.781dB,功耗为14.44mW,输入三阶交截点为4.49dBm.10.期刊论文王磊.余宁梅.WANGLei.YUNing-meiCMOS射频低噪声放大器的设计-电子器件2005,28(3)讨论了CMOS射频低噪声放大器的相关设计问题,对影响其增益、噪声系数、线性度等性能指标的因素进行了分析,并综述了几种提高其综合性能指标的方法.在此基础上,采用SMIC0.25μmCMOS工艺库,给出了3.8GHzCMOSLNA的设计方案.HSPICE仿真结果表明:电路的功率增益为13.48dB,输入、输出匹配良好,噪声系数为2.9dB,功耗为46.41mw.本文链接：授权使用：复旦大学图书馆(fddxlwxsjc)，授权号：86c8c19f-8664-4782-8855-9e5a012c8960下载时间：2010年12月28日