LabVIEW FPGA开发指导1-2-3

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

说明本文档由整理人员从网络、相关书籍等来源整理得到的,旨在为相关专业人员、学生、爱好者相互交流学习提供一些资料,其中的不完善之处或者错误在所难免,不可尽信,希望阅读人员能通过阅读发现并自行纠正不正确之处。版权归作者所有,本文档不得私自用于商业用途。其中可能产生的问题与整理人员无关。LabVIEWFPGA1-2-3邵晖博士聚星仪器有限公司概要•NILabVIEWFPGA应用案例•NIFPGA产品开发一二三–准备工作–编程–调试与测试•FPGA开发四五六•总结FPGA产品系列的优点•逻辑可靠•反馈控制响应快•技术独特不容易破解•测量准确可靠•耐恶劣环境(宽温、抗振抗冲击、防爆)•接口模块皮实(热插拔、隔离)•功耗低(CompactRIO典型10-15W)•体积、重量不大FPGANIRIONICompactRIO例1:分布式同步水声数采系统•水声研究•多站多通道DSA•同步精度200ns•CompactRIO9234•同步实时重采样采集站1控制站采集站2采集站n……例2:船身振动在线监测和故障诊断•轮渡船•艏/艉侧推电机、轴系推进和减摇系统的状态监测和故障诊断•5xCompactRIO•应变、振动、转速采集•FPGA实时特征值计算•上位机在线故障诊断•火车轮渡:2亿元,1.2万吨•40节货车或18节客车+56辆汽车+1300人•8级风海况仍可航行例3:智能触发采集•专业应用须要特殊触发机制•利用FPGA实时计算大气探测电站故障录波NIFPGA开发1:准备工作•硬件选择•工作分配•建立构架硬件选择CompactRIOPXI/PCI板卡•多功能通用测控(RIO)•测试验证(FlexRIO)•通信处理(IF-RIO)高可靠、耐恶劣环境低能耗、小体积热插拔、电学隔离必备工具•LabVIEW•LabVIEWFPGA开发包•CompactRIO:LabVIEWRT开发包•R系列板卡:NIRIO–5640R/5641R:NIIFRIO•强烈推荐:–数字滤波设计工具包FREE提示:LabVIEW8.6用户须免费下载•FPGA数学包•IPIntegrationNode开发包功能分配:主机还是FPGA•资源、实时性、调试复杂度硬件I/O信号处理控制逻辑测量控制显示存储主机(PC/RT)•资源灵活•调试方便•实时性差FPGA•实时性强•资源有限•调试困难模拟、数字IO……滤波、统计、FFT、调制、解调……PID、同步、触发、通讯应答……波形分析、频谱分析、联合时频分析、故障诊断、网络通信……测量显示、数据存储、网络服务……构架、构架你在哪里?•LabVIEW范例•IPNet•NIDeveloperZone设计参考•GSDZoneLabVIEWExampleFinder-FPGA232个例子选中例程支持的硬件选中例程描述关键字FPGAcRIO和R系列硬件相关例程打开范例看构架•AnalogInput;AnalogOutput东市买骏马,西市买鞍鞯,南市买辔头,北市买长鞭。IPNet:分享LabVIEWFPGA模块的网站••zone.ni.com/devzone/cda/epd/p/id/6206RT例程ProjectFPGAVI“模板”开发文档RTVI工具FPGA设计模板•:•LabVIEW社区BBSCompactRIONIFPGA开发2:开始编程•算法仿真•模块构建–采集-处理-输出框架–数字信号处理–和主机通信–处理速度优化算法仿真步骤•数组运算到逐点运算•浮点数到定点数关于定点数•二进制补码表示•有限的量程•确定的分辨力•两头归一化,+/-1内计算,整数字长通常不变•参见GSDZone《聚星2010LabVIEW研讨会》b0b1b2b31b17b18b30……………………整数字长(iwl)小数字长(fwl)32位字长(wl)指定的小数点位置符号位算法仿真•仿真方法–主机VI–在主机运行FPGA程序–FPGAVI拉到主机改编后运行•仿真内容–基于数据块的算法Block-by-block–基于采样点的处理Point-by-Point–浮点到整点–时序控制时序仿真•时序逻辑对吗?•你处理赶得上IO吗?•瞬时速率波动缓冲了吗?模块构建•采集-处理-输出构架采集处理输出时序采集(LVEg-AnalogInput-cRIO.lvproj)•有时钟的采,没有时钟创造时钟也要采输出(LVEg-AnalogOutput-cRIO.lvproj)采集-处理-输出(构思)+处理+采集-处理-输出(拷贝构建)AnalogInput-cRIO.lvproj采集-处理-输出(拷贝构建)采集-处理-输出(拷贝构建)AnalogOutput-cRIO.lvproj采集-处理-输出(拷贝构建)AnalogOutput-cRIO.lvproj已被改动千万不要存盘!模块已建立VI属于LV例程,可以参考不许改,不许用!采集-处理-输出采集处理输出时序处理呀处理•高速数学函数•FPGA数学和分析•滤波器•IPIntegrationNode高速数学函数(定点)•整数?OUT啦!•速度和资源的权衡–普通循环/单时钟周期循环–多周期/流水线FPGA数学和分析•信号发生、控制•均值、周期•滤波器•FFT•重采样•时延、LUT等更多滤波器•低通、高通、带通、带阻、波陷•频响均衡•升、降采样•重采样(阶次分析)•锁相环(超窄带滤波)•包络检测•时延•波束成形IPIntegrationNode•非LabVIEW模块(IP)•支持.vhd,.ngc和.xco文件addsub.ngcDiscreteDelay.vhdfir.coeFir_compiler_v5_0.xcomultiplier.ngctop.vhd导入对话框XilinxIP生成器•随LVFPGA模块附带•NIFPGA2009\Xilinx\ISE\bin\nt\coregen.exeFREEDDSFilterFFT……说明详尽、功能强大、资源利用充分处理速度的优化:极品飞车•加快时钟–设置倍频时钟–选择top-levelclock•FPGA资源换速度•流水线和延时换速度•使用单时钟周期循环和主机通信采集处理输出时序主机控制、数据发送状态、数据接收FPGA和主机通讯-面板控件FPGAVIHOSTVIFPGA和主机通讯-DMA•DMA:FIFO(Target–Host&Host–Target)FPGAVIHOSTVIFPGA和主机通讯–高级•控件+FIFO构成下行数据流•控件+内存构成动态数据表•FIFO+内存构成多数据状态读取•(P2P):板卡间,板卡-主机•附:RT-上位机通信–优选TCP/IP、UDP测试与调试•FPGAVI测试的特点•逻辑时序仿真•算法可视化仿真•科学测试PC上的LabVIEW编程测试查错编译LabVIEWFPGA编译花时间时间……时间编程测试查错测试缩短LabVIEWFPGA编程时间编译花时间编程测试查错•增加仿真测试,减少编译次数测试算法可视化仿真–例QPSK-PM调制•ReadBits•QPSKMapping•InterleaveIQ•PulseShaping•UpSample•UpConversion•PMModulation算法可视化仿真–FPGAChartsFPGA仿真数据在PC显示和分析科学测试•定位准确•机理清楚•问题复现•措施有效•举一反三•过程清楚•责任明确•措施落实•严肃处理•完善规章科学测试提示:计划执行-积累提高•设计:增加状态输出,控件和FIFO•计划:每次编译后测试尽量多覆盖一些代码•BIT:增加数据、状态注入方式•记录错误,积累测试案例•覆盖评审FPGA开发四五六•更高深的编程•通用软件工程–科学的程序设计–源代码管理•学习交流–GSDZoneCompactRIO–聚星课程–委托定向培养小结NIRIO/CompactRIONILabVIEW(FPGA)聚星仪器的服务(21)68795660

1 / 54
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功