DSP原理及应用

本书的封面《DSP原理与应用》课件第1章绪论第2章TMS320C54x硬件系统第3章TMS320C54x指令系统第4章TMS320C54x的软件开发第5章CCS集成开发软件第6章TMS320C54x片内外设走信息路读北邮书本书的封面本书的封面第1章绪论第2章TMS320C54x硬件系统第3章TMS320C54x指令系统第4章TMS320C54x的软件开发第5章CCS集成开发软件第6章TMS320C54x片内外设走信息路读北邮书1.1数字信号处理概述1.2可编程DSP芯片1.3DSP芯片的发展及应用《DSP原理及应用》课件本书的封面第1章绪论第2章TMS320C54x硬件系统第3章TMS320C54x指令系统第4章TMS320C54x的软件开发第5章CCS集成开发软件第6章TMS320C54x片内外设《DSP原理及应用》课件走信息路读北邮书2.1TMS320C54x硬件结构特性2.2总线结构2.3中央处理单元2.4存储器和I/O空间2.5硬件复位操作2.6TMS320VC5402引脚及说明本书的封面第1章绪论第2章TMS320C54x硬件系统第3章TMS320C54x指令系统第4章TMS320C54x的软件开发第5章CCS集成开发软件第6章TMS320C54x片内外设3.1寻址方式3.2指令系统走信息路读北邮书《DSP原理及应用》课件本书的封面第1章绪论第2章TMS320C54x硬件系统第3章TMS320C54x指令系统第4章TMS320C54x的软件开发第5章CCS集成开发软件第6章TMS320C54x片内外设4.1TMS320C54x软件开发过程4.2汇编语言程序的编写方法4.3汇编语言程序设计实例4.4软件编程时需注意的几个问题走信息路读北邮书《DSP原理及应用》课件本书的封面第1章绪论第2章TMS320C54x硬件系统第3章TMS320C54x指令系统第4章TMS320C54x的软件开发第5章CCS集成开发软件第6章TMS320C54x片内外设5.1CCS主要功能5.2CCS的安装和设置5.3CCS的使用5.4用CCS实现简单程序开发5.6CCS的图形显示功能走信息路读北邮书5.7CCS中的其他问题《DSP原理及应用》课件5.5CCS工程文件的调试本书的封面第1章绪论第2章TMS320C54x硬件系统第3章TMS320C54x指令系统第4章TMS320C54x的软件开发第5章CCS集成开发软件第6章TMS320C54x片内外设6.1中断系统6.2定时器6.3时钟发生器6.4软件可编程等待状态发生器6.5可编程分区切换逻辑走信息路读北邮书6.6通用I/O引脚6.7主机接口6.8串行口《DSP原理及应用》课件本书的封面可编程DSP芯片1.21.2.3DSP产品简介1.2.1DSP芯片的特点1.2.2与CPU、MCU、FPGA/CPLD的比较本书的封面数字信号处理概述1.1数字信号处理主要有以下几种实现方法：PC机软件实现PC机+专用处理机实现通用单片机（51、96系列等）实现专用DSP芯片实现通用可编程DSP芯片数字信号处理概述DSP可以代表数字信号处理技术（DigitalSignalProcessing），也可以代表数字信号处理器（DigitalSignalProcessor本书的封面DigitalProcessingofContinuous-TimeSignalsDigitalprocessingofacontinuous-timesignalinvolvesthefollowingbasicsteps:Anti-aliasingfilterpreventsaliasingbeforetheS/HcircuitSample-and-Hold(S/H)circuitsamplestheanalogsignalandholdsthesampledvalueforsufficienttimeforaccurateconversionbytheA/Dconverter.Analog-to-Digital(A/D)converterconvertseachsampledvalueintooneofafinitenumberofdiscretevalueDSPsystemprocessesthediscrete-timesignalDigital-to-Analog(D/A)converterconvertstheprocesseddiscretesequenceintoacontinuous-timesignalReconstructionfiltereliminatesanycomponentsoutsidethebaseband.本书的封面A/DConversionNyquestsamplingtheorem本书的封面DSP芯片的特点1.2.1采用哈佛结构多总线结构流水线结构专用的硬件乘法器特殊的DSP指令指令周期短硬件配置强多处理器结构DSP芯片的特点本书的封面与CPU、MCU、FPGA/CPLD的比较1.2.2但单片机的控制接口种类比DSP多，适用于以控制为主的模数混合设计，同时在成本上单片机的价格也低的多。与CPU、MCU、FPGA/CPLD的比较尽管微处理器集成度很高，但仍需要较多的外围电路，使得其性价比、体积、功耗都都比DSP大的多。FPGA/CPLD进行各种数字信号处理混合功能实现就不如DSP，进行复杂运算如解方程或浮点数据处理也不行本书的封面DSP产品简介1.2.3在生产通用DSP的厂家中，最有影响的有：AD公司、AT&T公司(现在的Lucent公司)、TI公司(美国德州仪器公司)和NEC公司。DSP产品简介本书的封面DSP芯片的发展及应用1.31.3.2DSP芯片的应用1.3.1DSP芯片的发展本书的封面DSP芯片的发展1.2.1（1）发展高速、高性能的DSP器件（2）高度集成化（3）低功耗低电压（4）开发专用DSP芯片（5）提供更加完善的开发环境（6）扩大应用领域DSP芯片的发展本书的封面DSP芯片的应用1.2.1（1）通用数字信号处理：如数字滤波、快速傅立叶变换、卷积、相关运算、波形产生等。（2）通信：如高速调制解调器、数据加密、数据压缩、纠错编码、可视电话等。（3）语音处理：如语音识别、合成、矢量编码、语音信箱等。（4）图形/图像处理：如三维图像变换、模式识别、图像增强、动画、电子地图等。（5）自动控制：如机器人控制、自动驾驶、发动机控制、磁盘控制等。DSP芯片的应用本书的封面TMS320C54x的硬件结构特性2.12.1.2TMS320C54X的主要特性2.1.1TMS320C54X的硬件结构本书的封面TMS320C54x的硬件结构2.1.1硬件结构TMS320C54x是目前应用较为广泛的16bit定点DSP，适应远程通信等实时嵌入式应用的需要。它具有高度的操作灵活性和运行速度，使用改进的哈佛结构（一组程序存储器总线、3组数据存储器总线、4组地址总线），具有专用硬件逻辑的CPU、片内存储器、片内外围设备以及一个高度专业化的指令集。使C54xx具有功耗小、高度并行等优点，可以满足电信等众多领域实时处理的要求。本书的封面TMS320C54x的主要特性CPU1存储器22.1.2片内外设3指令系统4本书的封面CPU2.1.2（1）先进的多总线结构(1条程序总线、3条数据总线和4条地址总线)。（2）40位算术逻辑运算单元(ALU)。包括1个40位桶形移位寄存器和2个独立的40位累加器。（3）1717位并行乘法器，与40位专用加法器相连,用于非流水线式单周期乘法/累加(MAC)运算。（4）比较、选择、存储单元(CSSU)，用于加法/比较选择。（5）指数编码器，可以在单个周期内计算40位累加器中数值的指数。（6）双地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元(ARAU)CPU本书的封面存储器2.1.2（1）具有192K字（16bit）可寻址存储空间：（2）片内双寻址RAM(DARAM)但一般情况下，DARAM总是映射到数据空间，用于存放数据（3）片内单寻址RAM(SARAM):SARAM也可分成若干块，但在一个机器周期内只能读一次或写一次。ARAU)存储器本书的封面片内外设2.1.2常用的片内外设有：（1）软件可编程等待状态发生器。（2）可编程分区转换逻辑电路。（3）片内锁相环(PLL)和时钟发生器。（4）可编程串行接口（4种）（5）可编程定时器16位（1-2个）（6）8位或16位主机接口(HPI)。（7）多种节电模式：软件控制片外总线、CLKOUT、器件电压片内外设本书的封面指令系统2.1.2在DSP的指令系统中，设计了一些特殊的DSP指令，主要有：（1）单指令重复和块指令重复操作。（2）用于程序和数据管理的块存储器传送指令。（3）32位长操作数指令。（4）同时读入2或3个操作数的指令。（5）可以并行存储和并行加载的算术指令。（6）条件存储指令。（7）从中断快速返回的指令。指令系统本书的封面总线结构2.2TMS320C54xDSP的总线结构是围绕8条16位的总线建立的，即一条程序总线、三条数据总线和4条地址总线。。1．一条程序总线(PB)：传送取自程序存储器的指令代码和立即操作数。2．三条数据总线(CB、DB和EB)：将内部各单元(如CPU、数据地址生成电路、程序地址生成电路、在片外围电路以及数据存储器)连接在一起。其中，CB和DB总线传送从数据存储器读出的操作数，EB总线传送写到存储器中的数据。3．四条地址总线(PAD，CAB，DAB和EAB)：传送执行指令所需要的地址。总线结构本书的封面中央处理单元2.32.3.2CPU状态和控制寄存器2.3.1累加器A和B本书的封面累加器A和B2.3.1CPU有两个40位累加器A和B，用来存放参加运算的数据或存放ALU运算的结果。累加器A和B本书的封面CPU状态和控制寄存器2.3.2TMS320C54x有三个状态和控制寄存器，分别为状态寄存器ST0、状态寄存器ST1和处理器方式状态寄存器PMST。ST0和ST1包括各种工作条件和工作方式的状态，PMST包括存储器配置状态和控制信息。CPU状态和控制寄存器本书的封面状态寄存器ST015～1312111098～0ARPTCCOVAOVBDP状态寄存器ST0位结构本书的封面状态寄存器ST1151413121110987654～0BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASM状态寄存器ST1的位结构本书的封面处理器方式状态寄存器PMST15～76543210IPTRMP/MCOVLYAVISDROMCLKOFFtSMULtSSTt图2-11处理器方式状态寄存器PMST的位结构本书的封面存储器和I/O空间2.42.4.2程序存储器2.4.1存储器空间的分配2.4.4I/O存储器2.4.3数据存储器本书的封面存储器空间的分配2.4.1所有TMS320C54x芯片都包括随机访问存储器RAM和只读存储器ROM。RAM可分为两种：双访问RAM（DARAM）和单访问RAM（SARAM）。片内DARAM分成若干块，每一个块可以在一个机器周期内读两次或读一次写一次，SARAM也分成若干块，在一个机器周期内只能读一次或写一次。C54x所有内部和外部程序存储器及内部和外部数据存储器分别统一编址。内部RAM总是映射到数据存储空间，但也可映射到程序存储空间。存储器空间的分配TMS320VC5402存储器分配图本书的封面TMS320VC5402存储器分配图保留（OVLY=1）外部（OVLY=0）0000H007FH0080H片内DRAM：16K（OVLY=1）外部（OVLY=0）3FFFH4000H保留（OVLY=1）外部（OVLY=0）0000H007FH0080H片内DRAM：16K（OVLY=1）外部（OVLY=0）3FFFH4000H程序空间：页0程序空间：页0FF7FHFF80HFFFFHFF7FHFF80HFFFFHEFFFHF000HFEFFHFF00H片外中断矢量（外部）中断矢量（片内）