74LS160-集成计数器

74LS160集成计数器▲逻辑符号▲表5.574LS160的功能表输入输出EPETCPD0D1D2D3Q0Q1Q2Q30××××××××10××↑d0d1d2d31111↑××××110××××××11×0×××××0000d0d1d2d3计数保持保持▲引脚功能说明D0~D3：并行数据输入端Q0~Q3：数据输出端EP、ET：计数控制端C：进位输出端CP：时钟输入端：异步清除输入端：同步并行置入控制端DRLDDRLD74LS160集成计数器的应用举例——反馈法构成模6计数器的四种方法例1：反馈置0法由此可见，N进制计数器可以利用在（N-1）时将变为0的方法构成，这种方法称为反馈置0法。LD当计数器计到6时（状态6出现时间极短），Q2和Q1均为1，使为0，计数器立即被强迫回到0状态，开始新的循环。DR例2：直接清0法例3：反馈预置法◆当计数器计到状态1001时，进位端C为1，经非门为0，置数控制端,下一个时钟到来时，将D3~D0端的数据0100送入计数器。此后又从0100开始计数一直计数到1001，又重复上述过程。这种方法称为反馈预置法。LD=0例4：反馈预置法例二DR改进的模6计数器下图所示方法的缺点是工作不可靠。原因是在许多情况下，各触发器的复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢的触发器来不及复位，因而造成误动作。改进的方法是加一个基本RS触发器，如图5.12（a）所示，工作波形见图5.12（b）。当计数器计到6时，基本RS触发器置0，使端为0，该0一直持续到下一个计数脉冲的下降沿到来为止。因此计数器能可靠置0。DR改进的模6计数器ACPBCP管脚图和功能表三、集成二-五-十进制加法计数器计数器74LS290４.逻辑功能说明(1)异步置０功能;(2)异步置9功能;(3)计数功能当Ｒ０Ａ*Ｒ０Ｂ＝０Ｓ９Ａ*Ｓ９Ｂ＝０时，CT74LS290处于计数工作状态如下：１.计数脉冲由ＣＰ０输入，从Ｑ０输出时，构成一位二进制计数器；２.计数脉冲由ＣＰ１输入，输出为Ｑ３Ｑ２Ｑ１时，则构成五进制的计数器。四、构建任意进制计数器的方法方法一：反馈清零法例：用反馈清零法将74160接成六进制计数器状态图：注意：0110态是短暂的，不稳定的，不能算作一个稳态，故电路为6进制计数器。方法二：反馈置数法例：用反馈置数法将74160接成六进制计数器状态图：1）LS是低功耗肖特基，HC是高速COMS；LS的速度比HC略快，HCT输入输出与LS兼容，但是功耗低；F是高速肖特基电路；2）LS是TTL电平，HC是COMS电平；3）LS输入开路为高电平，HC输入不允许开路，HC一般都要求有上下拉电阻来确定输入端无效时的电平，LS却没有这个要求；4）LS输出下拉强上拉弱，HC上拉下拉相同；5）工作电压不同：LS只能用5V，而HC一般为2V到6V；6）电平不同：LS是TTL电平，其低电平和高电平分别为0.8和V2.4，而CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS可以驱动TTL，但反过来是不行；7）驱动能力不同：LS一般高电平的驱动能力为5mA，低电平为20mA；而CMOS的高低电平均为5mA；8）CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能直接接电源。