搜索
习题2IA-32结构微处理器主要内容：主要介绍8086／8088CPU内部结构。了解80X86CPU的特点。2.18086CPU在内部结构上由哪几部分组成?其功能是什么?【答】8086的内部结构－成两部分:总线接口部件BIU，负责控制存储器读写。执行部件EU,EU从指令队列中取出指令并执行。8086是16位微处理器，有16根数据线、20根地址线，内部寄存器、运算部件以及内部操作都是按16位设计的。2.28086的总线接口部件有那几部分组成?【答】8086的总线接口部件主要由下面几部分组成：4个段寄存器CS/DS/ES/SS,一个16位的指令指针寄存器IP,一个20位地址加法器,6字节的指令队列,内部暂存器以及输入输出电路组成.2.38086的执行部件有什么功能?由那几部分组成?【答】8086的执行部件主要由下面几部分组成：（1）四个16位通用寄存器AX、BX、CX、DX,通用四个16位专用寄存器,包括二个指针寄存器SP、BP,二个变址寄存器SI、DI,算术逻辑单元ALU,标志寄存器。2.48086CPU状态标志和控制标志又何不同?程序中是怎样利用这两类标志的?8086的状态标志和控制标志分别有哪些?【答】标志分两类：状态标志（6位）：反映刚刚完成的操作结果情况。控制标志（3位）：在某些指令操作中起控制作用。2.58086/8088和传统的计算机相比在执行指令方面有什么不同?这样的设计思想有什么优点?8086CPU执行转移指令时，指令队列寄存器内容如何变化？【答】传统的计算机一般按照取指令、指令译码/执行指令的步骤工作。在8086/8088中,指令的提取与执行分别由总线接口部件BIU与执行部件EU完成,8086/8088可以在取指令同时又可以执行指令,这种并行工作方式有力的提高了CPU的工作效率。2.6将两数相加，即01001100加01100101，CF、PF、AF、ZF、SF、OF各为何值？【答】01001100+01100101=10110001CF=0，PF=1，AF=1，ZF=0，SF=1，OF=12.7存储器的逻辑地址由哪几部分组成？存储器的物理地址是怎样形成的？一个具有20位地址线的CPU，其最大物理地址为多少？【答】存储器的逻辑地址由段地址与段内偏移地址组成。存储器的物理地址：将16位段地址左移4位后加上16位段内偏移地址，形成20位物理地址。一个具有20位地址线的CPU，其最大物理地址为202=1MB。2.8现有6个字节的数据分别为11H，22H，33H，44H，55H，66H，已知它们在存储器中的物理地址为400A5H～400AAH．若当前（DS）=4002H，请说明它们的偏移地址值。如果要从存储器中读出这些数据，需要访问几次存储器，各读出哪些数据？【答】由于：物理地址=400A5H=段地址*16+偏移地址=40020H+偏移地址偏移地址=400A5+40020=85H从奇地址400A5H中读出：11H；从偶地址400A6H读出一个字：22H，33H；从偶地址400A8H读出一个字：44H，55H；从偶地址400AAH中读出：66H。共读4次。2.9已知当前数据段中存有如下图所示的数据，现要求将最后两个字节改成ODH，OAH，请说明需给出的段基值和偏移地址值，并说明其写入过程。【答】数据段段地址=150AH，偏移地址=0004H。CPU的总线接口部件根据数据段寄存器的内容150AH，左移4位，在加上偏移地址0004H，形成20位物理地址150A4H，由总线接口送出，选中物理存储单元150A4H、150A5H，数据0DH通过数据总线送入150A4H，数据0AH通过数据总线送入150A4H。2.10在8088/8086中，逻辑地址FFFF∶0001,00A2∶37F和B800∶173F的物理地址分别是多少？2.11在8088/8086中，从物理地址388H开始顺序存放下列三个双字节的数据，651AH,D761H和007BH，请问物理地址388H,389H,38AH,38BH,38CH和38DH6个单元中分别是什么数据？2.128086CPU的形成三大总线时，为什么要对部分地址线进行锁存？用什么信号控制锁存？【答】为了确保CPU对存储器和I/O端口的正常读/写操作，要求地址和数据同时出现在地址总线和数据总线上。而在8086CPU中AD0--AD15总线是地址/数据复用的，因此需在总线周期的前一部分传送出地址信息，并存于锁存器中，而用后一部分周期传送数据。8086CPU中是通过CPU送出的ALE高电平信号来控制锁存的。2.13段寄存器CS=1200H,指令指针寄存器IP=4000H,此时,指令的物理地址为多少?指向这一物理地址的CS值和IP值是唯一的吗?【答】此时，指令的物理地址为16000H；这一物理地址的CS值和IP值不是唯一的，例如：CS=1000H，IP=6000H。2.148086/8088CPU有40条引脚，请按功能对它们进行分类？【答】按功能可分为:地址总线:AD0～AD15,A16～A19；数据总线:AD0～AD15；控制总线:M/IO,WR,RD,HOLD,HLDA,INTR,INTA,READY,RESET，DEN,DT/R，ALE,BHE;2.158086/8088有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎样产生？【答】MN/MX引脚接至电源(+5V),则8086CPU处在最小组态（模式）;MN/MX引脚接地,则8086CPU处在最大组态（模式）。在最大模式下，需要用外加电路来对CPU发出的控制信号进行变换和组合，以得到对存储器和I/O端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。2.168086／8088CPU的地址总线有多少位？其寻址范围是多少？【答】8086/8088CPU的地址总线均为20位,.8086/8088CPU的寻址范围为1MB;2.17在8086／8088CPU工作在最小模式时，（l）当CPU访问存储器时，要利用哪些信号？（2）当CPU访问外设接口时，要利用哪些信号？14800……150A1150A2150A3150A4150A5数据段首地址（3）当HOLD有效并得到响应时，CPU的哪些信号置高阻？【答】（1）当CPU访问存储器时,要利用ALE(地址锁存允许信号输出)，DEN(数据允许信号)，RDT/(数据收发信号)，IOM/(存储器/输入输出控制信号输出)，RD（读信号输出），WR(写信号输出)，BHE(高8位数据总线充许)，NMI(非屏蔽中断输入引腿)。（2）当CPU访问外设接口时,要利用当CPU访问存储器时,ALE(地址锁存允许信号输出)，DEN(数据允许信号)RDT/(数据收发信号)，IOM/(存储器/输入输出控制信号输出)，RD（读信号输出），WR写信号输出，BHE高8位数据总线充许，INTA(中断响应信号输出)。（3）当HOLD有效并得到响应时,CPU使地址/数据总线和控制状态线置高阻。2.18若8086工作于最小方式，试指出当CPU完成将AH中的内容送到物理地址为9100H的存储单元操作时，以下哪些引脚信号应为低电平：7/SBHE（总线周期的第一部分时间）RD、WR、IOM/、RDT/。【答】7/SBHE,WR这两个信号为低电平.2.198086CPU工作在最小模式（单CPU）和最大模式（多CPU）主要特点是什么？有何区别？【答】最小模式:MN/MX+5V,构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为8086产生,系统中的总线控制逻辑电路,减少到最小;不需总线控制器8288；适用于单一处理机系统。最大模式:MN/MX接地,用于大型(中型)8086/8088系统中,系统总是包含有两个或多个微处理器,其中一个主处理器就是8086或8088.其它的处理器称协处理器,协助主处理器工作,需要总线控制器来变换和组合控制信号，需总线控制器8288;适用于多处理机系统。2.20总线周期的含义是什么?8086/8088的基本总线周期由几个时钟组成?如果一个CPU的时钟频率为24MHz,那么,它的一个时钟周期为多少?一个基本总线周期为多少?如主频为15MHz呢?【答】总线周期:是计算机执行一条访问内存或端口的机器指令的时间；8086/8088的基本总线周期由4个时钟周期T组成。如果CPU的时钟频率为24MHz，那么它的一个时钟周期为41.5ns，一个基本总线周期为166ns；如果CPU的时钟频率为15MHz，那么它的一个时钟周期为66.67ns，一个基本总线周期为266.67ns。2.218086和8088是怎样解决地址线和数据线的复用问题的?ALE信号何时处于有效电平?【答】8086/8088通过利用ALE信号的是否有效来解决地址线和数据线的复用问题。ALE作为最小模式的地址锁存允许信号输出端，在任何总线周期的T1状态，ALE输出有效电平，以表示当前在地址/数据复用总线上输出的是地址信息。2.22RESET信号来到后,CPU的状态有那些特点?【答】RESET信号来到后，CPU结束当前操作，并对处理器标志寄存器，IP，DS，SS，ES及指令队列清零，而将CS设置为FFFFH，当复位信号变为低电平时，CPU从FFFF0H开始执行程序。2.23在中断响应过程中,8086往8259A发的两个INTA信号分别起什么作用?【答】在中断响应过程中，CPU向8259A的INTR引腿发二个负脉冲。作用：第一个负脉冲通知8259A，CPU允许中断请求，要求送中断类型；第二个负脉冲，8259传输中断类型码。2.248086CPU读／写总线周期各包含多少个时钟周期？什么情况下需要插入TW等待周期？应插入多少个Tw，取决于什么因素？什么情况下会出现空闲状态Ti？【答】8086CPU读/写总线周期包含4个时钟周期.当系统中所用的存储器或外设的工作速度较慢，从而不能用最基本的总线周期执行读操作时，系统中就要用一个电路来产生READY信号，READY信号通过时钟发生器8284A传递给CPU。CPU在3T状态的前沿(下降沿处)对READY信号进行采样。如果CPU没有在3T状态的一开始采样到READY信号为高电平，那么，就会在3T和4T之间插入等待状态wT。插入wT的个数取决于CPU接收到高电平READY信号的时间。CPU在不执行总线周期时，总线接口部件就不和总线打交道，此时，进入总线空闲周期。2.25现有6个字节的数据分别为11H，22H，33H，44H，55H，66H，已知它们在存储器中的物理地址为400A5H～400AAH．若当前（DS）=4002H，请说明它们的偏移地址值。如果要从存储器中读出这些数据，需要访问几次存储器，各读出哪些数据？【答】若当前(DS)=4002H,这六个数据的偏移地址为:0085H～008AH.如果要从存储器中读出这些数据,需要访问4次存储器,依次读出11H和22H,33H和44H,55H和66H.2.26选择题：（1）某微机具有16M字节的内存空间，其CPU的地址总线应有（E）条。A．26B．28C．20D．22E．24（2）8086／8088CPU要求加到RESET引脚上的复位正脉冲信号，其宽度至少要(4)个时钟周期才能有效复位，如果是上电复位则要求正脉冲的宽度不少于（50）us。A．4，50B．5，60C．4，70D．5，80（3）当RESET信号进入高电平状态时，将使8086／8088CPU的（D）寄存器初始化FFFFH。A．SSB．DSC．ESD．CS（4）8086／8088CPU与慢速的存储器或I／O接口之间，为了使传送速度能匹配，要在（C）状态之间插入若干等待周期Tw。A．T1和T2B．T2和T3C．T3和T4D．随机