搜索
一填空题（每空1分，共30分）1、系列机是指具有相同的体系结构，但具有不同组织和实现的一系列不同型号的机器。2、存储程序计算机结构上的主要特点之一是以运算器为中心。3、从计算机系统结构的多级层次结构可知，通常情况下，第1、2、3级用解释方法实现，第4或更高级用翻译方法实现。4、对于最常见的事件，通常赋予它优先的处理权和资源使用权，这是计算机体系结构设计中的大概率事件优先原则。5、容量为64块的Cache采用组相联方式映像，字块大小为128字节，每4块为一组，若主存容量为4096块，且以字编址，那么主存地址为19位，主存区号为6位。6、可改进比例的值总是小于等于1。7、一般有两种策略来保存寄存器的内容,即：调用者保存和被调用者保存。8、DLX指令集提供了立即数寻址、寄存器寻址、偏移寻址和寄存器间接寻址4种寻址方式。9、对某流水线处理器测试时发现其存在结构冲突，通常可采用资源重复和流水化功能单元方法解决该问题。10、编译器通过重新组织代码顺序消除暂停的技术被称为指令调度。11、按照流水的级别可以把流水线分为部件级流水线、处理机级流水线和处理机间流水线。12、为解决流水线使用非流水数据通路的寄存器引起冲突，在流水线设计中采用寄存器文件技术解决该问题。13、Cache的替换算法常见的有FIFO、LRU和随机法。14、改进Cache性能的方法主要有降低失效率、减少失效开销和减少Cache命中时间。15、减少流水线处理分支暂停时钟周期数的途径包括尽早判断分支转移是否成功和尽早计算出分支成功转移的PC值。二、选择题（1—15题，每题1分，共15分）1、下面的指令中，A不属于RISC处理器指令集。Ａ.ADDR4,[1000]Ｂ.LDR3,(R4)Ｃ.SUBR4,R3Ｄ.SD0(R3),R42.在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了A的影响。A.Amdahl定律B.流水线C.指令集D.体系结构3、对cache性能进行分析时，我们发现A不受cache容量的影响。A．强制性失效B．容量失效C．冲突失效D．3C失效4、若某CPU只有一个存储器，采用DLX流水线并执行如下的程序段，①SD（R1）,R2②LDR3,(R1)#4③ADD0(R1),#8④SUBR3,R1；则该程序段中指令①和指令④的关系属于A。A数据相关B名相关C控制相关D结构相关5、在下列存储器中访问速度最慢的是D。ACacheBSDRAMCDRAMDFlash6、最近计算机上采用的SSD（固态硬盘）实质上是A存储器。A．FlashB．磁盘C．磁带D．光盘7、计算机使用总线结构的主要优点是便于实现积木化，同时C。A．减少了通信传输量B．提高了通信传输的速度C．减少了通信传输线的条数D．有利于芯片中布线8、下面关于流水线的说法不正确的是D。A流水线由若干个“段”或“级”组成B流水线有“通过时间”C流水线的“各段时间”应尽量相等D流水线的”深度”越多越好9、我们常说的32位处理器是指处理器的A是32位的。A数据总线B控制总线C地址总线D所有的总线10、科学计算中采用向量处理机的主要原因是A较少。Ａ数据相关Ｂ控制相关Ｃ结构相关Ｄ非向量处理机11、为了便于实现多级中断，保存现场信息最有效的方法是采用_B__.。A．通用寄存器B堆栈C.存储器D.外存12、在下面描述的RISC指令系统基本概念中不正确的表述是A。A．选取使用频率低的一些复杂指令，指令条数多。B．指令长度固定C．指令功能简单D．指令运行速度快13、在下述I/O控制方式中，主要由程序实现的是B。A．I/O处理机方式B．中断方式C．DMA方式D．通道方式14、以下属于降低Cache失效率的方法是B。A．子块放置技术B．编译器优化C．采用两级CacheD．虚拟Cache15、现有一个Web服务器，其它部分不变的情况下，若采用如下的增强方式：采用40个CPU，想要达到30的加速比，则串行部分的比率最大是A。A．0.11B．0.12C．0.10D．0.13三、简述题（每题5分，共25分）1、解释如下几个缩写：RISC、ISA、MIMD、RAID、Cache。RISC精简指令集计算机ISA工业标准结构MIMD多指令流多数据流RAID廉价磁盘冗余阵列Cache高速缓冲存储器2、试说明名相关的两种类型。反相关：指令i先执行，指令j写的名是指令i读的名。反相关指令之间的执行顺序是必须保证的，反相关就是先读后写相关。输出相关：指令j和指令i写相同的名。输出相关指令的指令顺序是不允许颠倒的。输出相关就是写后写相关。3、试说明定向技术的思想。定向技术的思想是:在某条指令产生一个计算结果之前，其他指令并不真正需要该计算结果，如果将该计算结果产生的地方直接送到其他指令需要他的地方，那么就可以避免暂停。4、试说明伪相联Cache的特点。伪相联Cache既能获得多路组相联Cache的低失效率，又能保持直接映像Cache的命中速度。采用这种方法时，在命中情况下，访问Cache的过程和直接映像Cache中的情况相同，而发生失效时，在访问下一级存储器之前会先检查Cache另一个位置，看是否匹配。5、试说明分布式共享多处理机的优缺点。分布式存储器结构的优点：(1)如果大多数的访问是针对本结点的局部存储器，则可降低对存储器和互连网络的带宽要求；(2)对局部存储器的访问延迟低。主要缺点：处理器之间的通信较为复杂，且各处理器之间访问延迟较大。四、图表题（第一题6分，第二题9分，共15分）1、（6分）下图是写操作流水化的硬件结构，试说明采用该技术的原因及其工作特点。每个写操作过程分为两个阶段完成，第一阶段进行标识比较，并把标识和数据存入延迟写缓冲器中，第二阶段再进行写入，这两个阶段按流水方式工作。这样，当前的写标识比较就可以和上一个写的数据写入并行起来，实现每个时钟周期完成一个写操作2、（9分）下面是采用DLX浮点部件的Tomasulo算法执行过程中用到的状态表，试填写状态表中的相关空白。假定：浮点流水线的延迟如下：加法2个时钟周期，乘法10个时钟周期，除法40个时钟周期。给出SUBD将要写结果时状态表的信息。只填写相关部分空格。指令状态表指令ISEXWRLDF6,34(R2)√√√LDF2,45(R3)√√√MULTDFO,F2,F4√SUBDF8,F6,F2√√DIVDF10,F0,F6√ADDDF6,F8,F2√√部件名称保留站BusyOpVjVkQjQkALoad1noLoad2noAdd1yesSUBDMem[45+Regs[R3]]Mem[34+Regs[R2]]Add2yesADDDMem[45+Regs[R3]]Add1Add3noMult1yesMULTDMem[45+Regs[R3]]Regs[4]Mult2yesDIVDMem[34+Regs[R2]]Mult1结果寄存器状态表F0F2F4F6F8F10……F30部件名称Mult1Add2Add1Mult2……五、计算题（第一题7分，第二题8分，共15分）1.某RISC处理机各类指令使用频率和理想CPI（指令和数据访问Cache命中率为100％时的CPI）如下表所示。而实际测得的指令访问Cache缺失率（missrate）为5％，数据访问的Cache缺失率为10％，Cache的缺失损失（misspenalty）为40个时钟周期。1）该机器在无Cache缺失（理想情况）时的CPI是多少？（3分）2）该机器在无Cache缺失（理想情况）时的速度比有Cache缺失时快几倍？（4分）指令类型ALU操作LoadsStoresBranches使用频率40％20％15％25％CPIideal13331）CPI=43%X1+21%X2+12%X2+24%X2=1.572）对指令讲，指令Cache的访问占全部访问的100%/(100%+21%+12%)=75%对数据来讲，数据Cache的访问占全部访问的（21%+12%）/(100%+21%+12%)=25%非理想平均访存时间＝命中时间＋失效率X失效开销＝1.57＋(75%X5%+25%X10%)X40＝1.57＋2.5＝4.07则：4.07/1.57＝2.59＝2.6大约快2.6倍2.在一台单流水线处理机上执行下面的程序。每条指令都要经过“取指令”、“译码”、“执行”和“写结果”4个流水段，每个流水段的执行时间都是10ns。采用基本的DLX流水线，执行如下指令段：1SUBR0,R0；R0←02LDR1,#4；R1←向量长度43LOOP：LDR2,A(R1)；R2←A向量的一个元素4MULR2,R1；R2←（R2）×（R1）5ADDR0,R2；R0←（R0）＋（R2）6BNEZR1,LOOP；R1←（R1）－1，若（R1）≠0转向LOOP7SD(R3),R0；保存结果采用“预测分支失败技术”。画出指令流水线的时空图（中间部分可以省略，图中可用指令序号表示），计算流水线的加速比。（8分）1IFIDEXWB2IFIDEXWB3IFIDEXWB4IFIDEXWB5IFIDEXWB6IFIDEXWB7IFIDidleidle3IFIDEXWB4IFIDEXWB5IFIDEXWB6IFIDEXWB7IFIDidleidle3IFIDEXWB4IFIDEXWB5IFIDEXWB6IFIDEXWB7IFIDidleidle3IFIDEXWB4IFIDEXWB5IFIDEXWB6IFIDEXWB7IFIDEXWB加速比S＝22X40/25X10＝3.52