数字电子技术试题库及答案 期末考试秘籍

1数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（A）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。A.多谐振荡器B.单稳态触发器C.施密特触发器D.JK触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是(C)A.J-K触发器B.R-S触发器C.D触发器D.T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A）AVHDL程序中是区分大小写的。B一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成CVHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（A）A.二进制B.八进制C.十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（B）A.0101B.0110C.0111D.100023、在图1所示电路中，使__AY的电路是---------------------------------------------（A）A.○1B.○2C.○3D.○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（D）A.单稳态触发器B.施密特触发器C.D触发器D.多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（C）A.两个稳态B.一个稳态C.没有稳态D.不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（D）A.与门B.与非门C.或非门D.异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（B）A.编码器B.计数器C.译码器D.数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（A）A.延迟B.超前C.突变D.放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（C）A.RS触发器B.JK触发器C.D触发器D.T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（A）A.○1B.○2C.○3D.○4C组：1．十进制数25用8421BCD码表示为A。A.11001B.00100101C.100101D.100012.当逻辑函数有n个变量时，共有D个变量取值组合？A.nB.2nC.n2D.2n3．在何种输入情况下，“与非”运算的结果是逻辑0。DA．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是14．存储8位二进制信息要D个触发器。3A.2B.3C.4D.85．欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端A。A.J=K=1B.J=0,K=1C.J=0,K=0D.J=1,K=06．多谐振荡器可产生B。A.正弦波B.矩形脉冲C.三角波D.锯齿波7．在下列逻辑电路中，不是组合逻辑电路的是A。A.译码器B.编码器C.全加器D.寄存器8．八路数据分配器，其地址输入端有B个。A.2B.3C.4D.89．8位移位寄存器，串行输入时经D个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.810．一个无符号8位数字量输入的DAC，其分辨率为D位。A.1B.3C.4D.8D组：1、下列四个数中，最大的数是（B）A、（AF）16B、（001010000010）8421BCDC、（10100000）2D、（198）102、下列关于异或运算的式子中，不正确的是（B）A、AA=0B、1AAC、A0=AD、A1=A3、下列门电路属于双极型的是（A）A、OC门B、PMOSC、NMOSD、CMOS4、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（A）A、RS=X0B、RS=0XC、RS=X1D、RS=1X5、如图所示的电路，输出F的状态是（D）A、AB、AC、1D、06、AB+A在四变量卡诺图中有(B)个小格是“1”。A、13B、12C、6D、57、二输入与非门当输入变化为(A)时，输出可能有竞争冒险。4A.01→10B.00→10C.10→11D.11→018、N个触发器可以构成能寄存(B)位二进制数码的寄存器。A.N-1B.NC.N+1D.2N9、以下各电路中，(B)可以产生脉冲定时。A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器10、输入至少(B)位数字量的D/A转换器分辨率可达千分之一。A.9B.10C.11D.12E组：1、下列编码中，属可靠性编码的是________。A．格雷码B.余3码C.8421BCD码D.2421BCD码2、下列电路中，不属于时序逻辑电路的是________。A．计数器B．加法器C．寄存器D．M序列信号发生器3、下列函数Y=F（A,B,C,D）中，是最小项表达式形式的是________。A．Y=A+BCB．Y=ABCD+ACC．DCBADCBAYD．BCDACDBAY4、要实现nnQQ1,JK触发器的J、K取值应为________。A．J=0，K=0B．J=0，K=1C．J=1，K=0D．J=1，K=15、用555定时器组成施密特触发器，外接电源VCC=12V电压，输入控制端CO外接10V电压时，回差电压为________。A.4VB.5VC.8VD.10V二、判断题：A组：1、MP３音乐播放器含有D/A转换器，因为要将存储器中的数字信号转换成优美动听的模拟信号——音乐。（√）2、真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（√）3、有冒险必然存在竞争，有竞争就一定引起冒险。（×）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（×）5、（电子专业作）FPGA是现场可编程门阵列，属于低密度可编程器件。（×）B组：51、时序电路无记忆功能，组合逻辑电路有记忆功能。--------------------------------------（×）2、在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。（×）3、基本的RS触发器是由二个与非门组成。----------------------------------------------------（√）4、A/D转换器是将数字量转换为模拟量。-----------------------------------------------------（×）5、逻辑电路如下图所示，只有当A=0，B=0时Y=0才成立。----------------------------（√）C组：1．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（×）2．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）3.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（×）4.编码与译码是互逆的过程。（√）5.同步时序电路具有统一的时钟CP控制。（√）D组：1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（×）2、D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（×）3、用数据选择器可实现时序逻辑电路。（×）4、16位输入的二进制编码器，其输出端有4位。（√）5、时序电路不含有记忆功能的器件。（×）三、填空题：A组：１、数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。２、三态门的三种状态是指___0____、___1___、____高阻___。３、实现A/D转换的四个主要步骤是___采样___、___保持__、___量化__、___编码____。４、将十进制转换为二进制数、八进制数、十六进制数：（25.6875D)＝（B)＝（O)5、寄存器分为____基本寄存器___________和_______移位寄存器_______两种。6、半导体数码显示器的内部接法有两种形式：共阳极接法和共阴极接法。7、与下图真值表相对应的逻辑门应是____与门__________输入AB输出F00001010061118、已知L=AC+BC，则L的反函数为F=_______。9、基本RS触发器，若现态为1，S＝R＝０，则触发状态应为____1___。10、（电子专业选作）ROM的存储容量为1K×8，则地址码为__10____位，数据线为_____8______位。B组：1、请将下列各数按从大到小的顺序依次排列：（246）8；（165）10；（10100111）2；（A4）16（10100111）2（246）8（165）10（A4）162、逻辑函数有三种表达式：逻辑表达式、真值表、卡诺图。3、TTL逻辑门电路的典型高电平值是3.6V，典型低电平值是0.3V。4、数据选择器是一种多个输入单个输出的中等规模器件。5、OC门能实现“线与”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用三态门。6、逻辑表达式为____BACABCF，它存在0冒险。7、时序逻辑电路在某一时刻的状态不仅取决于这一时刻的输入状态，还与电路过去的状态有关。8、触发器按逻辑功能可以分为RS、D、JK、T四种触发器。9、双稳态触发器电路具有两个稳态，并能触发翻转的两大特性。10、模数转换电路包括采样、保持、量化和编码四个过程。C组：1、二进制（1110.101）2转换为十进制数为_____14.625_________。2、十六进制数（BE.6）16转换为二进制数为________(10111110.011)2___。3、F=ABCD+ABC+ABC+ABC=Σm(__7,10,11,12,13,14,15_______)。4、F=AC+BD的最小项表达式为_Σm(1,3,9,10,11,14,15)____________________。5．一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。6．555定时器的最后数码为555的是TTL产品，为7555的是CMOS产品。7、TTL与非门的多余输入端悬空时，相当于输入_____高____电平。8．数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。9．对于共阳接法的发光二极管数码显示器，应采用低电平驱动7的七段显示译码器。10、F=AB+C的对偶函数是_______F¹=（A+B）·C______________。D组：1、将（234）8按权