搜索
LDO的研究分析心得IntroductionBatteryDC/DCSwitchingConverterLDORegulatorAnalog/RF/DigitalCircuitBlocksPowerManagementSystem电源管理系统通常由DC/DCSwitchingConverter和LDO组成。DC/DC的优势在于高转换效率;Flexibleconversion:up/downandpositive/negative;Easytobeextend,如SIMO,SIMIMO。DC/DCconverter用于进行初步的转换，将电池的原始电压转换为各种不同的输出电压，给不同的模块供电。但是同时会在相当宽的频率范围内引入纹波噪声。因此有必要在其后接入LDO，过滤纹波噪声，给系统中各电路提供高质量的供电。对于LDO来说，有两大要求。首先对上，需要noise/ripplesuppression，过滤纹波噪声。对下，需要outputspikesuppression,以适应电路工作模式切换时的负载跳变。我近来的学习，都是围绕outputspikesuppression展开的，而noise/ripplesuppression相对薄弱，在未来的研究中需要在两个方面进行加强：一方面加强DC/DCswitchconverter的理论研究，尤其是在SIMO上要有所突破。另一方面提高LDO在宽频带范围内的电源噪声抑制能力。接下来我将分析今年IEEE关于LDO的几篇文章,并谈谈我个人的看法.两种反馈回路：一种常规的电阻分压式回路，另一种FlippedVoltageFollower回路。从两个角度进行展开，大信号和小信号。大信号有两个方面，一方面为PASS管栅端转换速率。另一方面为输出电压的控制。对于常规的电阻分压式，输出电压由基准和分压比决定。而对于FlippedVoltageFollower结构，输出电压由𝑉𝑆𝐺决定，且需要有另一个反馈回路形成高稳定的控制电压。小信号有两个方面，一方面为高环路带宽；另一方面为高环路稳定性。首先从outputspike的起因进行切入，当负载电流突变时:1)对于常规电阻分压式：PASS管来不及调整，由负载电容𝐶𝐿充放电进行缓冲，如此将产生电压脉冲。此脉冲为𝑉pulse=𝐼𝑝𝑢𝑙𝑠𝑒∆t/𝐶𝐿+∆𝑉𝑒𝑠𝑟。可见要降低该脉冲，需从三个方面入手，提高负载电容𝐶𝐿，降低ESR，降低环路响应时间。其中提高负载电容和降低ESR对环路带宽和稳定性不利，我们重点从降低环路响应时间入手。2)对于FlippedVoltageFollower结构：分带负载电容和不带负载电容两种情况。带负载电容的和上述讨论的情形相似。不带负载电容的输出电压脉冲则由PASS管𝑉ds产生。需通过提升PASS管栅端的slewrate来快速调整。因此从以上分析可知，不论哪种回路结构，最后本质都回归到加快回路响应速度。而为达到这个目的，从大信号角度来说即提高PASS管栅端转换速率。从小信号角度来说即提升环路带宽，并保证高稳定性。其实从某种程度上说大信号和小信号是统一的。栅端的快速转换其内在涵义即为让高频小信号在该处得以存在，不至于严重衰减，这将实现信号流的高速转换。为达到这一目的，需要拓展带宽，使高频小信号在该处仍保持相当大的增益。我们知道栅端是除了主极点后的低频次极点，环路带宽与之密切相关。该点成为整个环路响应速度的瓶颈。另外保证环路稳定性是正常工作的基本前提。接下来我将对各种技术进行具体的分析。首先可大致归纳为如下1)MultipleSmall-gainStages2)LoadTrackingImpedanceadjustment&Loop-GainBoosting3)HighSwingCurrentMirror4)FlipVoltageFollower5)Quasi-Floating-Gate我将大概介绍一下前面三种，然后着重讲后面两种。PrincipleAnalysis(一)MultipleSmall-gainStages早期的文章主要是围绕实现高增益下环路稳定性。这两者矛盾之处在于高增益要么纵向叠加提高输出阻抗，要么横向级联，但不管哪一种都对环路稳定性有不利影响。文章[1]中提出了一种方法很值得借鉴，即小增益级。这种方法化整为零，将大增益进行分散，然后再分别处理每一个小增益单元，这样问题的复杂度得以降低。这篇文章的核心思想,即采用多级小增益级形成大环路增益,而又不会引入低频极点对环路稳定性产生副作用，同时可以释放EA第一级的部分增益，降低其输出阻抗，将极点移到高频，有利于提升环路带宽，尤其是当PASS管栅端第一次极点被zerocancel掉时，环路带宽上限将显著提升。MAMBVinVoutVbM1M2M3M4M5Fig1.(a)Fig1.(b)所谓小增益单元，如图Fig1.(a)输入在MA栅端激发小信号流，再流经MB，产生小信号输出电压。增益即为两管跨导之比：𝐴𝑉=𝑔𝑚𝐴𝑔𝑚𝐵⁄。再通过调整两管宽长比和偏置电流比，即可实现小增益。还可以采用如图Fig1.(b)所示的小增益级，其不同之处在于通过额外的分流管𝑀2来控制增益。增益为𝐴𝑉=𝑔𝑚1𝑔𝑚3𝑔𝑚4𝑔𝑚5=√𝐾𝑃𝑆1𝐼1𝐾𝑁𝑆3𝐼3𝐾𝑁𝑆4𝐼4𝐾𝑃𝑆5𝐼5=√𝑆1𝐼1𝑆3𝐼3𝑆4𝑆5若令𝐼1𝐼3⁄=𝑘,𝐼4=𝐼5=𝐼1=𝐼0,则𝐴𝑉=𝐾,很容易通过调整M2和偏置电流镜的宽长比来控制分流，从而控制增益大小。当M2分流越多，增益越大。该小增益单元消耗的静态电流保持恒定为2i，不必随增益进行调整，只需通过内部分流即可。(二)LoadTrackingImpedanceadjustment&Loop-GainBoosting文章[2]最主要的用意为动态调整第一级次极点,使得在宽负载范围内都能保证环路稳定性。但是缺陷也是显而易见的，即会有损环路增益，因此要引入loop-gainboostingtechnique进行增益补偿。但需要注意的问题是新增的增益级不能引入低频极点影响环路稳定性。常规的pole-zerocancellation无法满足宽负载电流范围内的补偿需求，随着负载电流增大，主极点向高频移动，pole-zerodoublet向主极点靠近，deterioratesthesettlingtimeoftheamplifier。即便没有pole-zerocancellation，第一次极点相对GBW向低频移动也会降低PM。因此为满足宽负载需要，通常采用动态调整技术，在主极点向高频移动时，第一次极点也向高频移动。基本思想为通过对PASS管的电流采样，来调整其栅端阻抗。本文的方法为在PASS管栅端并联一个triodePMOS管，跨导为𝑔𝑚则PASS管栅端阻抗为1𝑔𝑚⁄，而𝑔𝑚∝√𝑖𝑙𝑜𝑎𝑑，则次极点𝑃1∝√𝑖𝑙𝑜𝑎𝑑,而主极点𝑃0∝𝑖𝑙𝑜𝑎𝑑。MPMA2MA1MB1MB2MCFig2.LoadTrackingImpedanceadjustment&Loop-GainBoosting关于环路增益，有𝐴𝑣(𝑙𝑜𝑜𝑝)=𝑔𝑚𝑐𝑔𝑚𝐵2𝑔𝑚𝐵1𝑔𝑚𝐴2𝑍𝑜1𝑔𝑚𝐴1𝑔𝑚𝑝𝑟𝑑𝑠𝑝≈𝐴2。可见虽然采用了gainboostingtechnique,仍然不够大。在后面将讨论基于FVF，且具有更大环路增益的结构。(三)HighSwingCurrentMirror文章[3]的基本出发点为拓宽线性调整范围。随着负载电流增加，PASS管栅端电压降低，倘若EA输出级swing不够，则将提前进入线性区，loopgain骤降，导致loadregulationdeteriorate.换句话说，若EAoutputswing不足，则在PASS管尺寸固定时，𝐼𝑙𝑜𝑎𝑑,𝑚𝑎𝑥亦不足。或者说若EAoutputswing够大，则在固定的𝐼𝑙𝑜𝑎𝑑,𝑚𝑎𝑥下可有效降低PASS管尺寸，减小芯片面积，同时PASS管栅端寄生电容的降低有利于slewrateenhancement，降低voltagespike。基于此，采用宽摆幅电流镜。MN2MN1MN4MN3MP3MP4MP2MP1MA1MA2XYAMN2MN1MN4MN3MP3MP4MP2MP1MA1MA2VCFig3.(a)highswingmirrorFig3.(b)highswingmirror(FVF)如图Fig3.(a)这个电流镜的阻抗具有低入高出的特点，尤其是输出级，经过一个环路负反馈稳定输出电流，极大地增加了电流镜输出阻抗。𝑅out=𝐴𝑔𝑚𝑁3𝑟𝑜𝑁3𝑟𝑜𝑁1.该值甚至可达GΩ。我们可以牺牲部分增益来达到提高swing的目的。即降低𝑉𝐷𝑆，让𝑀𝑁1𝑀𝑁2工作在线性区。放大器A的另一个用途就是对𝑀𝑁1,𝑀𝑁2的𝑉ds进行箝位。使其保持对称。这个电流镜缺点在于inputimpedance不够低。𝑅𝑖𝑛=1𝑔𝑚𝑁2⁄,当𝑀𝑁2进入线性区时，其跨导降低，导致输入电阻进一步升高。导致小信号无法完全泵入电流镜，将造成增益流失。因此有必要进行改善。如图Fig3.(b)在输入端通过压流负反馈有效降低输入阻抗。𝑅𝑖𝑛=1(𝑔𝑚𝑁4𝑟𝑑𝑠𝑁4𝑔𝑚𝑁2)⁄,可见输入阻抗极大地降低了。且𝑉𝑑𝑠由𝑉𝑐和其偏置电流控制。由𝑀𝐴1和𝑀𝐴2产生两路信号流，一路经𝑀𝑝3𝑀𝑝4从左路流下来注入电流镜，经电流镜镜像到输出，另一路由𝑀𝑃1𝑀𝑃2从右路流下来，与左路的镜像信号相叠加，再由输出阻抗转为输出电压。低电流镜低输入阻抗有利于左路信号流全部泵入电流镜，高输出阻抗有利于镜像信号流全部泵出电流镜。倘若输入阻抗不够低，则左路信号流损失严重，严重影响电压增益。因此以上改进是有必要的。关于其频率特性分析就不再赘述了。(四)FlipVoltageFollower对于该结构，有两部分值得注意：controlvoltagegenerator和LDO反馈回路。VoutMpVrefM1M2M3M4M5M6M7AFig4.基于FlipVoltageFollower的LDO如图Fig4，由𝑀1~𝑀6组成controlvoltagegenerator。很显然，右边构成一个反馈环路，形成一个单位增益缓冲器。该原理在dampingfactorcontrolblock中也用到过。可以从两个方面理解，一方面通过反馈回路将A点fix为𝑉ref。另一方面通过反馈回路降低A点等效阻抗，当有小信号流在A点扰动时，不会产生太大的电压波动，起到稳定A点，隔离交流信号的作用。当环路增益很大时，A点可近看作交流地。另外之所以采用类似电流镜的结构形成对𝑀7的控制电压，原因为𝑉𝑆𝐺与工艺温度等相关，易受扰动产生偏差。这种电路设计结构非常值得借鉴，在以后的电路设计中要灵活运用。关于左边的反馈回路，𝑀7相当于探测管，其源端探测输出信号线上的波动，然后转换为信号流，再经过反馈环放大最后叠加到PASS管栅端，激发一个大反馈电流重新注入到输出信号线上，这是典型的压流负反馈，有助于降低输出信号线上的等效阻抗。对于LDO来说，一方面将主极点提升至高频，另一方面有效提升loadregulation。基于FlipVoltageFollower结构的LDO设计重点：大信号方面提升PASS管栅端转换速率。小信号方面增大环路增益并保持稳定性。在此，我着重就小信号环路增益和环路稳定进行分析，大信号特性将留在后面quasi-floating-gate技术中讲。关于其反馈环路的设计，首先要保证大环路增益，图Fig2所示的环路增益仍然不够大，而Fig.5进行了较大的改进。可以有两种理解。假设偏置电流阻抗无穷大，则𝑀1𝑀4通路中看作交流信号开路，则从输出信号线OUT到𝑀5栅端的电压