基本RS触发器

基本RS触发器时序逻辑电路的特性如果一个数字逻辑电路的稳态输出，不仅取决于当时输入信号的状态组合，还与电路原来的输出状态有关，就称之为时序电路，简称时序电路。时序电路对原输出状态的记忆是靠触发器实现的，触发器是最基本、最简单的时序逻辑电路。一，触发器的简介触发器是具有记忆功能、数字信息存储功能的基本单元电路。基本RS触发器是各种触发器中结构形式最简单的一种。基本RS触发器有哪些逻辑功能？1，电路组成（1）逻辑电路两个或非门输入、输出端交叉连接输入端R、S：高电平有效输出端Q、Q:互补（相反）(2)逻辑符号QSR以Q端的状态代表触发器的状态Q=1为触发器1态，Q=0为触发器的0态Q=Q=0或Q=Q=1为触发器的异常状态，是不允许出现的状态（应该约束）常用Q表示当前状态（现态），Q表示下一状态（次态）nn+1（2）或非门基本RS触发器的逻辑功能RS逻辑功能00保持（Q=Q）01置1（Q=1）10置0(Q=0)11不定态n+1nn+1n+1输入有1，输出为0输入全0，输出为1或非门的输入输出规律：Qn=0设触发器的特性方程表达触发器的逻辑功能的表达式我们称为触发器的特性方程（1）高电平有效的基本RS触发器逻辑功能真值表输入信号输出信号QRSQQ0000100110010010110010010101101100111100nn+1n+1按真值表对或非门基本RS触发器的逻辑进行化简Q00011110000˟0111˟0RSnQRnS化简后得出输入信号高电平有效触发器的特性方程：Q=RQ+Sn+1nRS=0，（约束条件）转化为或非-或非式：Qn+1=R+Q+Sn逻辑波形图SRQQ