第二章 基本MOS元件物理

第二章基本MOS元件物理BasicMOSDevicePhysics2.1一般性考慮2.1.1以MOSFET做為開關2.1.2MOSFET結構2.1.3MOS符號2.2MOSI/V特性圖2.2.1臨界電壓2.2.2I/V特性圖之推導2.3二階效應2.4MOS元件模型2.4.1MOS元件設計2.4.2MOS元件電容2.4.3MOS小信號模型2.4.4MOSSPICE模型2.4.5NMOS元件vs.PMOS元件2.4.6長通道元件vs.短通道元件簡目學習積體電路設計的方法1.以量子力學開始，並了解固態物理、半導體元件物理、元件模型，最後則是電路的設計。2.將每個半導體元件視為一黑盒子，其特性皆以端點電壓和電流表示，因此不需要注意元件內部運作更可設計電路。以MOSFET做為開關MOS元件的簡單示意圖。閘極電壓VG為高電壓時，電晶體將連接源極與汲極；而當VG為低電壓時，電晶體則隔絕源極與汲極。MOSFET結構Leff=Ldrawn－2LDLeff為等效長度，Ldrawn為全長，LD為擴散長度。對於源極和汲極來說，結構是對稱的。基板連接MOSFET為一個四端元件，一般NMOS電晶體基板連接至系統中最小的供應電壓，通常實際的連接是透過一電阻p+區域提供。PMOS元件(a)簡單PMOS元件；(b)在n型井中的PMOS。一般n型井連接至系統中最大的供應電壓。MOS符號三種常用表示NMOS和PMOS電晶體的電路符號。NFET的開啟現象(a)閘電壓驅動之MOSFET；(b)空乏區之形成；(c)初始的反轉層；(d)反轉層形成。ThresholdAdjustmentInpractice,thethresholdvalueis“negative”andnotsuitabletocircuitdesign.thethresholdvoltageistypicallyadjustedbyimplantationofdopantsintothechannelarea.PMOSDeviceFormationofinversionlayerinaPMOSFETwhenthegate-sourcevoltagebecomessufficientlynegative.臨界電壓VTH臨界電壓為界面反轉時之閘極電壓。ΦMS為多晶矽閘極和矽基板功函數之間的差。ΦF=(kT/q)ln(Nsub/ni)，其中q為電子電荷，Nsub為基板摻雜濃度，Qdep為空乏區之電荷數量，Cox為單位面積之閘氧化層電容，εsi代表矽的介電常數。摻入p+雜質改變氧化層界面附近的基板濃度進而改變臨界電壓值。Thegatevoltageforwhichtheinterfaceis“asmuchn-typeasthesubstrateisp-type.”(Thresholdvoltage)(使得p型基板在介面變成n型)PFET的開啟在PFET中形成反轉層。(使得n型基板在介面變成p型)I/V特性圖之推導(一)考慮一攜帶電流I之半導體柱，沿著電流方向之電荷密度為Qd，其電荷速度為v。則I=Qd．vI/V特性圖之推導(二)(a)源極和汲極電壓相同之通道電荷；(b)源極和汲極電壓不同之通道電荷。I/V特性圖之推導(三)1.VGS≧VTH時之通道電荷密度2.考慮汲極端電壓為VD，則通道中某一點x之電荷密度3.若v=μE為通道內電子速度，其中μ為電荷載子遷移率，E為電場，則電流值為5.因為ID在通道中為一常數4.考慮邊界條件V(0)=0，V(L)=VDS，同乘dx並對其積分三極管區汲極電流電壓關係圖拋物線峰值發生於VDS=VGS－VTH，此時電流為2)(21THGSoxnDVVLWCI(Triode)深三極管區之電阻特性VDS≦VGS－VTH時稱元件操作於三極管區或線性區。若VDS2(VGS－VTH)，可得從源極至汲極路徑可用一線性電阻表示(Deeptriode)如圖2.14(a)所示，繪出M1之開啟電阻和之關係圖。假設μnCox=50μA/V2，W/L=10，VTH=0.7V。注意其汲極端為開啟狀態。解：因為汲極端被開啟，ID=0且VDS=0，因此如果元件開啟時，將操作於深三極管區。當VG1V+VTH時，M1關閉且RD=∞。當VG1V+VTH時，我們得到此結果繪於圖2.14(b)中。例題2.1飽和區之成因VDS＞VGS－VTH時，汲極電流不會依照拋物線特性而會維持不變，稱元件操作於飽和區。當V(x)趨近VGS－VTH時，Qd(x)會降至零，反轉層將會在x≦L處截止，並往源極方向移動，稱截止效應。(Saturation)飽和區電流推導及電流源飽和區時，電流由x=0積分至x=L’，L’為Qd降至0之處，因此可得電流為飽和MOSFET做為連接汲極和源極之電流源，將電流送至接地端或由VDD處吸引電流，換句話說只有一端是浮動的。PMOS元件之電流公式三極管區:飽和區:VDS(VGS－VTH)VDS(VGS－VTH)轉導定義一指標為汲極電流變化除以閘極－源極電壓變化，代表元件將電壓轉換成電流的能力，稱為轉導。MOS轉導與驅動電壓及汲極電流之關係圖(Transconductance)飽和區和三極管區之概念示意圖如圖2.19所示，繪出轉導和之關係圖。解：當VDS從無限大開始減少，了解gm是較為簡單的，只要VDS≧Vb－VTH，M1將操作於飽和區，ID則為常數。從式(2.18)得知gm亦為常數。當VDSVb－VTH時，M1操作於三極管區，且：如圖2.19所示，如果元件進入三極管區時，轉導將會減少，而為了放大之故，我們通常使用MOSFET之飽和區。例題2.2基板效應負基板電壓之NMOS元件。(Bodyeffect)基板效應當基板負向電壓VB變大時，更多電洞被吸引至基板連接區，產生更多負電荷使空乏區變寬，Qd增加，VTH亦會增加，稱為基板效應或反閘極效應。為基板效應係數。如圖2.23(a)所示，繪出VX從－∞至0之汲極電流圖。假設VTH0=0.6V，γ=0.4V1/2，2ΦF=0.7V。解：如果負VX值夠大時，M1臨界電壓將會超過1.2V且元件為關閉狀態，也就是說因此VX1=－4.76V。當VX1VX0時，ID將會增加。根據下式圖2.23(b)顯示了其特性結果。例題2.3基板效應對輸入輸出電壓的影響(a)源極－基板電壓隨輸入電壓改變之電路。(b)無基板效應時，如果I1為常數，Vin－Vout亦為常數。(c)有基板效應時，VTH升高，為了保持ID為常數，Vin－Vout值必須增加。通道長度調變效應L’實際上為VDS的函數，L’=L－ΔL，即1/L’=(1+ΔL/L)/L，並假設ΔL/L和VDS間關係為一次效應，ΔL/L=λVDS，λ為通道長度調變係數，可得在飽區電流為此現象導致在ID/VDS特性圖中飽和區之斜率不為零，則gm式必須被修正。(ChannelLengthModulation(Early)Effect)維持所有參數為常數，繪出當L=L1及L=2L1時，MOSFET之ID/VDS特性圖。答：我們寫出下列式子且，我們注意到如果長度加倍時，ID/VDS斜率將會變為四分之一。此乃是因為(圖2.26)，當給定一驅動閘極－源極電壓時，較大之L可提供較理想的電流源，但會降低元件之電流容量，因此W可能必須被等比例地增加。L/121LLVIDSD例題2.4圖2.26通道長度加倍的影響次臨界傳導當VGS≒VTH時，一個弱反轉層仍會存在，且電流亦會由汲極流回源極，甚至當VGS＜VTH時，ID仍為有限，其和VGS之關係為指數相關。當VDS200mV時其中ζ1為一非理想因子，且VT=kT/q。(Subthreshold)MOS元件設計鳥瞰示意圖和MOS上視圖。ThelayoutofaMOSFETisdeterminedby:1.Electricalpropertiesrequiredofthedeviceinthecircuit.2.“Designrules”imposedbythetechnology.Ex:TominimizecapacitanceofSandD,Wisthechannelwidth,theotherdimensionmustbelargeenoughtoaccommodatethecontactwindowsandisspecifiedbythetechnology(diffusionenclosescontactrule).繪出圖2.29(a)中電路佈線設計圖解：注意M1和M2在節點C分享同一個源極/汲極接面，而M2和M3在節點N分享同一個S/D接面。我們猜測三個電晶體可以如圖2.29(b)之佈線圖，將其餘端點連接起來，便可得到圖2.29(c)之佈線圖。注意M3之閘極多晶矽層無法直接連至M1之源極，因此需要另一條金屬連線。例題2.5(Layoutdesign)MOS元件電容(1)(2)(3)C3和C4不可寫成CLDCox，應以重疊電容Cov表示。(4)下板電容Cj和側邊電容Cjsw。)(4/2FsubsiNqWLCoxWLCC1mBRjjVCC]/1/[0計算圖2.32中二種結構之源極和汲極接面電容。例題2.6解：對圖2.32(a)之電晶體而言，我們可以得到而對圖2.32(b)而言，圖2.32(b)之幾何形狀被稱為摺疊(folded)結構。當我們提供同樣的W/L時，圖2.32(b)之汲極接面電容比圖2.32(a)還小。在上述計算中，我們已假定源極或汲極之總周長為2(W+E)乘上Cjsw。面對通道之側邊電容可能會比其它三個側面電容小，因為通道截止佈植效應(channel-stopimplant)(見第十七章)。儘管如此，我們還是假定所有的四個側邊都有相同的單位電容，因為電路中的每個節點都連結至許多其它的元件電容，故由假設所造成的誤差可以忽略不計。例題2.6〈續〉不同操作區中的元件電容(1)關閉：(2)深三極區：(3)飽和區：)(4/FsubsidNqWLCWCCCovGSGD)/()(doxdoxGBCWLCCWLCCovoxGSGDWCWLCCC2/ovoxeffGSWCCWLC3/2繪出VX由0變至3V時，圖2.34中M1之電容圖。假設VTH=0.6V且λ=γ=0。例題2.7解：為避免混淆，如圖2.34所示，我們將三個端點標上記號。當VX≒0時，M1操作於三極管區，CEN≒CEF=(1/2)WLCox+WCov，且CFB為最大值，CNB則和VX無關。當VX超過1V時，源極和汲極的角色會互換[圖2.35(a)]；而當VX≧2V－0.6V時，M1將會脫離三極管區。其電容變化如圖2.35(b)和(c)所示。例題2.7〈續〉MOS小信號模型(a)基本MOS小信號模型；(b)用一相關電流源表示長度調變效應；(c)用一電阻來表示長度調變效應；(d)用一相關電流源來表示基板效應。MOS小信號模型DTHGSoxnDSDDDSOIVVLWCVIIVr1)(21112))((BSTHTHGSoxnBSDmbVVVVLWCVIgmSBFmmbgVgg222/1)2(2SBFSBTHBSTHVVVVV利用摺疊來減少閘極電阻如圖結構，摺疊可將閘極電阻降低為四分之一。(folding)完整的MOS小信號模型繪出圖2.39中，M1的gm和gmb與偏壓電流I1之關係圖。解：因為，我們得到，而gmb對於I1之相依性較不直接，當I1增加時，VX和VSB都會減少。DoxnmILWCg)/(21Igm例題2.8MOSSPICEModelVTO:thresholdvoltagewithzeroVBS(unit:V)GAMMA:bodyeffectcoefficient(unit:V1/2)PHI:2F(unit:V)TOX:gateoxidethickness(unit:m)NSUB:substratedoping(unit:cm–3)LD:source/drainside(lat