VHDL设计应用实例案例教学

1案例教学VHDL设计应用实例8位加法器的设计1、设计思路多位加法器的构成方式：并行进位串行进位并行进位：速度快、占用资源多串行进位：速度慢、占用资源少2速度与资源的折中选择：并行加法器与串行级联32、4位并行加法器43、8位二进制加法器56仿真结果：7•8位乘法器的设计81、选通与门模块andarith92、16位锁存器reg16b103、8位右移寄存器sreg8b114、乘法运算控制器arictl1213145、8位加法器adder8b8位加法器及4位加法程序见6.1节。或：156、8位乘法器multi8x8161718仿真结果：198位加法器构成8位乘法器与8位全并行乘法器性能比较（器件为EPM7256SRC208-7）：8位加法器构成8位乘法器8位全并行乘法器逻辑单元（LC）45/256(17%)247/256（96%）共享扩展项11/256(4%)122/256（47%）最高速度35.6MHz128.2MHz20•序列检测器的设计212223简洁描述2425•正负脉宽数控调制信号发生器的设计268位自加载加法计数器LCNT8：272829顶层文件：3031仿真结果：32•8位数字频率计的设计33频率测量的基本原理：计算每秒内待测信号的脉冲个数。TESTCTL工作时序：clk为基准时钟（1Hz）34十进制计数器CNT10：35363732位锁存器REG32B：38测频控制器TESTCTL：3940仿真结果：测量电视行频（T=64us，f=15625Hz）