DSP-2812中文手册

第1章芯片结构及性能概述TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片，其主流产品分为四个系列：C20x、C24x、C27x和C28x。C20x可用于通信设备、数字相机、嵌入式家电设备等；C24x主要用于数字马达控制、电机控制、工业自动化、电力转换系统等。近年来，TI公司又推出了具有更高性能的改进型C27x和C28x系列芯片，进一步增强了芯片的接口能力和嵌入功能，从而拓宽了数字信号处理器的应用领域。TMS320C28x系列是TI公司最新推出的DSP芯片，是目前国际市场上最先进、功能最强大的32位定点DSP芯片。它既具有数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。本章将介绍TMS320C28x系列芯片的结构、性能及特点，并给出该系列芯片的引脚分布及引脚功能。1.1TMS320C28x系列芯片的结构及性能C28x系列的主要片种为TMS320F2810和TMS320F2812。两种芯片的差别是：F2812内含128K×16位的片内Flash存储器，有外部存储器接口，而F2810仅有64K×16位的片内Flash存储器，且无外部存储器接口。其硬件特征如表1-1所示。表1-1硬件特征特征F2810F2812指令周期（150MHz）6.67ns6.67nsSRAM（16位/字）18K18K3.3V片内Flash（16位/字）64K128K片内Flash/SRAM的密钥有有BootROM有有掩膜ROM有有外部存储器接口无有事件管理器A和B（EVA和EVB）EVA、EVBEVA、EVB*通用定时器44*比较寄存器/脉宽调制1616*捕获/正交解码脉冲电路6/26/2看门狗定时器有有12位的ADC有有TMS320C28x系列DSP的CPU与外设（上）·2·*通道数1616续表特征F2810F281232位的CPU定时器33串行外围接口有有串行通信接口（SCI）A和BSCIA、SCIBSCIA、SCIB控制器局域网络有有多通道缓冲串行接口有有数字输入/输出引脚（共享）有有外部中断源33供电电压核心电压1.8VI/O电压3.3V核心电压1.8VI/O电压3.3V封装128针PBK179针GHH，176针PGF温度选择‡A：-40℃~+85℃S：-40℃~+125℃PBK仅适用于TMSPGF和GHH仅适用于TMS产品状况‡‡产品预览（PP）高级信息（AI）产品数据（PD）AI（TMP）‡‡‡AI（TMP）‡‡‡注：‡“S”是温度选择（-40℃~+125℃）的特征化数据，仅对TMS是适用的。‡‡产品预览（PP）：在开发阶段的形成和设计中与产品有关的信息，特征数据和其他规格是设计的目标。TI保留了正确的东西，更换或者终止了一些没有注意到的产品。高级信息（AI）：在开发阶段的取样和试制中与新产品有关的信息，特征数据和其他规格用以改变那些没有注意到的东西。产品数据（PD）：是当前公布的数据信息，产品遵守TI的每项标准保修规格，但产品加工不包括对所有参数的测试。‡‡‡TMP：最终的硅电路小片，它与器件的电气特性相一致，但是没有进行全部的品质和可靠性检测。C28x系列芯片的主要性能如下。1．高性能静态CMOS（StaticCMOS）技术150MHz（时钟周期6.67ns）低功耗（核心电压1.8V，I/O口电压3.3V）Flash编程电压3.3V2．JTAG边界扫描（BoundaryScan）支持3．高性能的32位中央处理器（TMS320C28x）16位×16位和32位×32位乘且累加操作16位×16位的两个乘且累加第1章芯片结构及性能概述·3·哈佛总线结构（HarvardBusArchitecture）强大的操作能力迅速的中断响应和处理统一的寄存器编程模式可达4兆字的线性程序地址可达4兆字的数据地址代码高效（用C/C++或汇编语言）与TMS320F24x/LF240x处理器的源代码兼容4．片内存储器8K×16位的Flash存储器1K×16位的OTP型只读存储器L0和L1：两块4K×16位的单口随机存储器（SARAM）H0：一块8K×16位的单口随机存储器M0和M1：两块1K×16位的单口随机存储器5．根只读存储器（BootROM）4K×16位带有软件的Boot模式标准的数学表6．外部存储器接口（仅F2812有）有多达1MB的存储器可编程等待状态数可编程读/写选通计数器（StrobeTiming）三个独立的片选端7．时钟与系统控制支持动态的改变锁相环的频率片内振荡器看门狗定时器模块8．三个外部中断9．外部中断扩展（PIE）模块可支持96个外部中断，当前仅使用了45个外部中断10．128位的密钥（SecurityKey/Lock）保护Flash/OTP和L0/L1SARAM防止ROM中的程序被盗11．3个32位的CPU定时器12．马达控制外围设备TMS320C28x系列DSP的CPU与外设（上）·4·两个事件管理器（EVA、EVB）与C240兼容的器件13．串口外围设备串行外围接口（SPI）两个串行通信接口（SCIs），标准的UART改进的局域网络（eCAN）多通道缓冲串行接口（McBSP）和串行外围接口模式14．12位的ADC，16通道2×8通道的输入多路选择器两个采样保持器单个的转换时间：200ns单路转换时间：60ns15．最多有56个独立的可编程、多用途通用输入/输出（GPIO）引脚16．高级的仿真特性分析和设置断点的功能实时的硬件调试17．开发工具ANSIC/C++编译器/汇编程序/连接器支持TMS320C24x/240x的指令代码编辑集成环境DSP/BIOSJTAG扫描控制器（TI或第三方的）硬件评估板18．低功耗模式和节能模式支持空闲模式、等待模式、挂起模式停止单个外围的时钟19．封装方式带外部存储器接口的179球形触点BGA封装带外部存储器接口的176引脚低剖面四芯线扁平LQFP封装没有外部存储器接口的128引脚贴片正方扁平PBK封装20．温度选择A：-40℃~+85℃S：-40℃~+125℃C28x系列芯片的功能框图如图1-1所示。第1章芯片结构及性能概述·5·代码保护的模块图1-1C28x功能框图注：+器件上提供96个中断，45个可用；+XINTF在F2810上不可用。1.2引脚分布及引脚功能TMS320F2812芯片的封装方式为179引脚GHH球形网格阵列BGA（BallGridArray）TMS320C28x系列DSP的CPU与外设（上）·6·封装和176引脚PGF低剖面四芯线扁平LQFP（Low-profileQuad）封装，其引脚分布分别如图1-2（BGA封装底视图）和图1-3（LQFP封装顶视图）所示。TMS320F2810芯片的封装方式为128引脚PBKLQFP封装，其引脚分布情况如图1-4（顶视图）所示。表1-2详细描述了芯片F2810和F2812的引脚功能及信号情况。所有输入引脚的电平均与TTL兼容；所有引脚的输出均为3.3VCMOS电平；输入不能承受5V电压；上拉电流/下拉电流均为100μA。所有引脚的输出缓冲器驱动能力（有输出功能的）典型值是4mA。图1-2179引脚BGA封装底视图第1章芯片结构及性能概述·7·图1-3176引脚LQFP封装顶视图图1-4128引脚PBK封装顶视图TMS320C28x系列DSP的CPU与外设（上）·8·表1-2引脚功能和信号情况‡名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装XINTF信号（只限于F2812）XA[18]D7158—O/Z—XA[17]B7156—O/Z—XA[16]A8152—O/Z—XA[15]B9148—O/Z—XA[14]A10144—O/Z—XA[13]E10141—O/Z—XA[12]C11138—O/Z—19位地址总线XA[11]A14132—O/ZXA[10]C12130—O/Z—XA[9]D14125—O/Z—XA[8]E12125—O/Z—XA[7]F12121—O/Z—XA[6]G14111—O/Z—XA[5]H13108—O/Z—XA[4]J12103—O/Z—XA[3]M1185—O/Z—XA[2]N1080—O/Z—XA[1]M243—O/Z—XA[0]G518—O/Z—XD[15]A9147—I/O/ZPU16位数据总线XD[14]B11139—I/O/ZPUXD[13]J1097—I/O/ZPUXD[12]L1496—I/O/ZPUXD[11]N974—I/O/ZPUXD[10]L973—I/O/ZPUXD[9]M868—I/O/ZPUXD[8]P765—I/O/ZPUXD[7]L554—I/O/ZPUXD[6]L339—I/O/ZPUXD[5]J536—I/O/ZPUXD[4]K333—I/O/ZPUXD[3]J330—I/O/ZPUXD[2]H527—I/O/ZPUXD[1]H324—I/O/ZPUXD[0]G321—I/O/ZPU第1章芯片结构及性能概述·9·续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装XINTF信号（仅F2812）XMP/MCF117—IPU可选择微处理器/微计算机模式。可以在两者之间切换。为高电平时外部接口上的区域7有效，为低电平时区域7无效，可使用片内的BootROM功能。复位时该信号被锁存在XINTCNF2寄存器中，通过软件可以修改这种模式的状态。此信号是异步输入，并与XTIMCLK同步XHOLDE7159—IPU外部DMA保持请求信号。XHOLD为低电平时请求XINTF释放外部总线，并把所有的总线与选通端置为高阻态。当对总线的操作完成且没有即将对XINTF进行访问时，XINTF释放总线。此信号是异步输入并与XTIMCLK同步XHOLDAK1082—O/Z—外部DMA保持确认信号。当XINTF响应XHOLD的请求时XHOLDA呈低电平，所有的XINTF总线和选通端呈高阻态。XHOLD和XHOLDA信号同时发出。当XHOLDA有效（低）时外部器件只能使用外部总线1AND0XZCSP144—O/Z—XINTF区域0和区域1的片选，当访问XINTF区域0或1时有效（低）2XZCSP1388—O/Z—XINTF区域2的片选。当访问XINTF区域2时有效（低）7AND6XZCSB13133—O/Z—XINTF区域6和7的片选。当访问区域6或7时有效（低）XWEN1184—O/Z—写有效。有效时为低电平。写选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定XRDM342O/Z——读有效。低电平读选通。读选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定。注意：XRD和XWE是互斥信号XR/WN451—O/Z—通常为高电平，当为低电平时表示处于写周期，当为高电平时表示处于读周期TMS320C28x系列DSP的CPU与外设（上）·10·续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装XREADYB6161—IPU数据准备输入，被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步输入。在同步模式中，XINTF接口块在当前周期结束之前的一个XTIMCLK时钟周期内要求XREADY有效。在异步模式中，在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关JTAG和其他信号X1/XCLKINK97758I振荡器输入/内部振荡器输入，该引脚也可以用来提供外部时钟。28x能够使用一个外部时钟源，条件是要在该引脚上提供适当的驱动电平，