补充复习题

补充复习题一、选择题：1.计算机硬件的核心是（A）。A.CPUB.磁盘C.内存条D.主板2.计算机软件的核心是（A）。A.操作系统B.数据库C.应用软件D.编译程序3.现代计算机中不采用（D）位的字长。A.16B.32C.64D.1284.CPU主频是衡量计算机（B）的性能指标。A.存储容量B.运算速度C.可靠性D.基本字长5.下列说法（C）是错误的。A.计算机网络能实现资源共享B.嵌入式计算机体积小、重量轻C.超级计算机不必采用并行技术D.多媒体计算机能处理多媒体数据6.在字长16位的定点整数补码表示中，能表示的最小数和最大数是（C）。A.-215和215B.-216和216C.-215和(215-1)D.-216和(215-1)7.字长为32位的定点整数补码表示范围是（D）。A.-231～+231B.-231+1～+231C.-（231-1）～+(231－1)D.-231～+(231－1)8.在字长8位的定点整数表示中，-1的补码是（D）。A．10000001B．10000000C．11111110D．111111119.下列说法正确的是(C)A.移码可以表示小数B.移码和原码数值位相同C.移码和补码数值位相同D.移码和反码数值位相同10.在字长8位的定点整数表示中，-0的原码和补码是（A）。A.10000000，00000000B.10000000，10000000C.00000000，00000000D.00000000,1000000011.关于浮点数的叙述，（A）是错误的。A.浮点数的表示范围取决于尾数位数B.浮点运算比定点运算复杂C.浮点数的表示范围取决于阶码位数D.浮点数由阶码和尾数组成12.浮点数的精度主要由（B）决定。A.字长B.尾数位数C.阶码位数D.机器码种类13.IEEE754浮点数的阶码用（B）表示。A.补码B.移码C.原码D.反码14.IEEE754浮点数的尾数用（C）表示。A.补码B.移码C.原码D.反码15.规格化的浮点数要求尾数的（C）。A.最高位是1B.最高位是0C.最高位的真值是1D.最高位的真值是016.补码右移，最高位补（C）。A.0B.1C.符号位D.进位位17.ALU是完成（C）的部件。A,算术运算B.逻辑运算C.算术和逻辑运算D.移位运算18.进位速度最快的进位电路是（B）进位电路。A,串行B.并行C.组内并行、组间串行D.组内串行、组间并行19.实验使用的74181芯片，控制信号M决定是做（D）运算。A．加法还是减法B.与还是或C.乘法还是除法D.算术还是逻辑20.计算机字长32位，采用并行加法器，需要（32）个全加器。A．1B.4C.16D.3221.8086CPU中，溢出标志是（C）。A.CFB.ZFC.OFD.SF22.8086CPU中，进位标志是（A）。A,CFB.ZFC.OFD.SF23.8086CPU中，反映结果正负的标志是（D）。A,CFB.ZFC.OFD.SF24.下面（D）不属于计算机中的并行处理技术。A．多核CPUB．流水线C．超标量D．高速缓存25.AX和BX是（C）位的寄存器。A．4B.8C.16D.3226.AH和BL是（B）位的寄存器。A．4B.8C.16D.3227.组合逻辑控制器和微程序控制器相比，（B）。A．速度快、设计简单B．速度快、设计复杂C．速度慢、设计简单D．速度慢、设计复杂28.控制器的核心部件是（C）。A．时序部件B.指令寄存器C.微操作信号产生部件D.程序计数器29.存放下条指令地址的寄存器是（D）。A．状态寄存器B.指令寄存器C.地址寄存器D.程序计数器30.存放当前执行指令的寄存器是（B）。A．状态寄存器B.指令寄存器C.地址寄存器D.程序计数器31.反映CPU工作方式的信息存放的寄存器是（A）。A．状态寄存器B.指令寄存器C.地址寄存器D.程序计数器32.Pentiu计算机是（A）计算机。A．超标量流水线B.向量C.超标量但不是流水线D.流水线但不是超标量33.指令INAL,DX的源操作数的寻址方式是（D）。A.直接数据寻址B.寄存器相对寻址C．寄存器寻址D.寄存器间接寻址34.在下列寻址方式中，(A)不属存储器寻址。A.寄存器寻址B.基址寻址C.间址寻址D.变址寻址35.8086指令系统中，下列哪条指令是错误的（C）。A.INCBXB.MOV[BX],DIC.INC[BX]D,MOVBX,[DI]36.若AX=5555H,BX=FF00H，则执行XORAX,BX后，AX的值是（C）。A.A5A5HB.55AAHC.AA55HD.5A5AH37.能够影响标志寄存器内容的指令是（C）A.传送类指令B.I/O类指令C.减法类指令D.转移类指令38.下列哪一种计算不属于RISC技术(D)。A.指令条数少B.寻址方式少C.指令格式简单D.采用微程序控制器39.以下叙述中正确描述的句子是：（A）。A.RISC采用组合逻辑控制器B.RISC般采用微程序控制器C.RISC的指令格式复杂D.RISC不适合流水线结构40.8086指令中可给出（A）个操作数。A．0，1，2B.1,2C.1,2,3D.0,1,2，341.目的操作数不能是（B）。A．寄存器B.立即数C.存储器单元D.外设端口42.指令ADD[1A2FH],DX中，目的操作数采用的是（C）。A．寄存器寻址B.立即数寻址C.存储器直接寻址D.寄存器间接寻址43.指令SUB[BX+2034H]，AX中，目的操作数采用的是（D）。A．寄存器寻址B.立即数寻址C.存储器直接寻址D.寄存器相对寻址44.寄存器间接寻址，不能使用（D）寄存器。A．BXB.BPC.SID.AX45.乘法指令乘数是16位时，被乘数存放在（D）。A．BXB.CXC.DXD.AX46.除法指令除数是8位时，被除数存放在（D）。A．BXB.CXC.DXD.AX47.定义字节型变量，使用伪指令（A）。A．DBB.DWC.DDD.DQ48.定义字型变量，使用伪指令（B）。A．DBB.DWC.DDD.DQ49.定义任意长度的字符串，使用伪指令（A）。A．DBB.DWC.DDD.DQ50.下列哪个是正确的：（A）。A．汇编程序可发现语法错误。B.汇编程序可发现逻辑错误。C.汇编程序可发现语法和逻辑错误。D.汇编程序不能发现错误。51.DEBUG用于（C）。A．运行程序B.链接程序C.调试程序D.汇编程序52.下面关于伪指令的叙述，（C）是正确的。A．伪指令可以生成机器代码B．伪指令属于指令系统C．伪指令的功能是指明如何汇编源程序D．伪指令是CPU可以执行的指令53.有一个RAM芯片连接到一个有16条地址线的微处理器上，若RAM的地址线连接到微处理器的A15～A0上，该RAM地址范围是（D）。A.0400H～07FFHB.0000H～03FFFHC.00800H～0BFFFHD.0000H～0FFFFH54.计算机中最重要的外存储器是（C）。A.磁带B.光盘C.硬盘D.U盘55.闪存不能取代RAM的原因是（A）。A.速度慢B.容量小C.价格高D.可靠性差56.CACHE存储器分16块，采用直接映像方式，100号主存块可装入CACHE的第（B）块。A.2B.4C.6D.857.CACHE存储器分32块，4块一组，采用组相联映像方式，99号主存块可装入CACHE的（D）中的任一块。A.0,1,2,3B.4,5,6,7C.8,9,10,11D.12,13,14,1558.CACHE存储器分32块，4块一组，采用组相联映像方式，100号主存块可装入CACHE的第（C）组。A.0B.2C.4D.759.磁盘转速6000转/分,平均等待时间是(C).A.1msB.2msC.5msD.10ms60.磁盘转速6000转/分,道容量1MB,数据传输率是（A)/秒。A.100MBB.200MBC.600MBD.6000MB61.下列选项中，（D）不能提高磁盘的存储速度。A.加快磁盘转速B.提高磁头移动速度C.增加磁盘CACHED.增加信息区面积62.某计算机的CPU主频为500MHz，假定某外设的数据传输率为5MB/s，采用DMA方式与主机进行数据传送，每次DMA传送大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期。在DMA方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是（A）。（假设DMA与CPU之间没有访存冲突）A.0.1%B.1%C.2%D.0.2%63.某计算机的CPU主频为500MHz，假定某外设的数据传输率为:0.5MB/s，采用中断方式与主机进行数据传送，每次中断需要20条指令的开销时间，传输32位数据，每条指令需要5个时钟周期，CPU用于该外设I/O的时间占整个CPU时间的百分比是（B）。A.1%B.2.5%C.5%D.25%64.BIOS是基本输入输出系统。它是被写入到主板上闪存芯片内的（D）。A.一组电路B.一组参数C.一组数据D.一组程序65.计算机主板上的BIOS芯片属于（D）。A．DRAMB．SRAMC．PROMD．闪存66.8086CPU中断号为04的中断服务程序的入口地址存放在（A）开始的单元。A.00010HB.00020HG.00030HD.00016H67.键盘和主机采用（B）交换数据。A．程序查询方式B．程序中断方式C．DMA方式D．程序查询和中断68.磁盘和主机采用（C）交换数据。A．程序查询方式B．程序中断方式C．DMA方式D．程序查询和中断69.可编程定时、计数器接口是（C）。A.8251AB.8255AC.8253D.8259A70.可编程中断接口是（D）。A.8251AB.8255AC.8253D.8259A71.确定显示器显示清晰度的性能指标是（D）。A.显示器种类B.显示屏尺寸C.接口类型D.分辨率72.当前的主流显示器是（B）。A.CRTB.LCDG.LEDD.PDP二、填空题1.补码加减运算，最高位和符号位进位（不一致）时溢出。2.IEEE754浮点数的尾数最高位是1，但（隐含）表示3.采用定长操作码表示，9位操作码最多可表示（512）条指令。4.加法器的速度取决于（进位）速度。5.在8086CPU中，已知逻辑地址为：B921:12BA（均为十六进制），转换成物理地址后是（BA4CAH）6.RISC是（精简指令系统计算机）的英文缩写。7.总线的工作频率是2.5GHz，完成一次总线传输需要（0.4）ns。8.有向量数据表示和向量运算部件的计算机叫（向量）计算机。9.有指令流水线执行部件的计算机叫（流水线）计算机。10.有多套指令执行部件的计算机叫（超标量）计算机。11.在单个CPU内集成了多个计算核心的CPU叫（多核）CPU。12.源程序中的变量和标号汇编后成为（主存单元地址）。13.芯片存储单元数少于系统存储单元数，而字长相等，可采用字扩展法扩展存储器，需要的芯片数是（系统存储单元数/芯片存储单元数）。14.芯片存储单元字长小于系统存储单元字长，而单元数相等，可采用位扩展法扩展，需要的芯片数是（系统存储单元字长/芯片存储单元字长）。15.采用存储单元数少于系统存储单元数，同时存储单元字长小于系统存储单元字长的芯片构成存储器系统，可采用字位同时扩展法，需要的芯片数是（系统存储容量/芯片存储容量）。16.存储芯片的地址译码方式有（单译码和双译码）两种17.某半导体存储器容量为4G×8位，选用512M×1位的DRAM芯片构成，需要（64）片芯片。18.具有可读、可写，断电后信息又不丢失特性的半导体存储器是（闪存）。19.采用多级存储系统的目的是（解决容量、速度和价格之间的矛盾）。20.虚拟存储器由主存和（磁盘的一部分）组成。21.主存单元字长32位，访存周期20ns，主存的带宽是（2×108B/S）。22.一次完整的中断过程一般包括中断请求、中断识别和判优、中断响应、（中断服务）、中断返回五个基本步骤。23.一次完整的中断过程一般包括（中断请求）、中断源识别和判优、中断响应、中断服务、中断返回五个基本步骤。24.中断排队的原因一是（有多个中断源同时请