25EDAⅡ多功能数字钟设计

南京理工大学EDA（Ⅱ）实验报告姓名:胡仕明学号：0904240114学院(系):电子工程与光电技术学院专业:电子科学与技术题目:多功能数字钟设计指导老师：姜萍2011年11月EDA（Ⅱ）实验报告1多功能数字钟设计摘要：该实验是利用QuartusII软件设计一个数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零和保持等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。此外还添加了整点报时和显示星期等附加功能，使得设计的数字钟的功能更加完善。关键字：Quartus数字钟多功能仿真Abstract：ThisexperimentistodesignadigitalclockwhichisbasedonQuartussoftwareandinwhichmanybasicfunctionsliketime-counting,hour-correcting,minute-correcting,reset,time-holding.Andthenvalidatedthedesignontheexperimentalboard.Inaddition,additionalfunctionslikebellingonthehouranddisplayingandresetingtheweekmakethisdigitalclockaperfectone.Keywords:Quartusdigital-clockmulti-functionsimulate目录一、设计内容简介„„„„„„„„„„„„„„„„„„„„„„„„„„2二、设计要求„„„„„„„„„„„„„„„„„„„„„„„„„„„„2三、方案论证（整体电路设计原理）„„„„„„„„„„„„„„„„„„2四、子模块设计原理4.0脉冲产生电路„„„„„„„„„„„„„„„„„„„„„„„„„„44.1计时电路„„„„„„„„„„„„„„„„„„„„„„„„„„„„94.2保持电路„„„„„„„„„„„„„„„„„„„„„„„„„„„„124.3清零电路„„„„„„„„„„„„„„„„„„„„„„„„„„„„134.4校分与校时电路„„„„„„„„„„„„„„„„„„„„„„„„„134.5总计时器电路（涵盖计时、保持、清零、校分、校时功能综合）„„„„144.6整点报时电路„„„„„„„„„„„„„„„„„„„„„„„„„„184.7星期调整电路„„„„„„„„„„„„„„„„„„„„„„„„„„194.8显示电路（包括星期、时、分和秒）„„„„„„„„„„„„„„„„204.9电路总图„„„„„„„„„„„„„„„„„„„„„„„„„„„„23五、编程下载„„„„„„„„„„„„„„„„„„„„„„„„„„„„23六、实验总结„„„„„„„„„„„„„„„„„„„„„„„„„„„„24七、参考文献„„„„„„„„„„„„„„„„„„„„„„„„„„„„25EDA（Ⅱ）实验报告2一、设计内容简介设计一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分等功能。我设计的电路在具有基本功能的基础上，增加了下列功能：整点报时和星期显示调节功能。二、设计要求2.0基本要求1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4、K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；2.1提高部分要求1、使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”时报时频率为512Hz，59’59”时报时频率为1KHz）；2、星期显示调节功能；三、方案论证本实验在实现实验基本功能的基础上，加入了整点报时和星期显示调节功能。图1为实验功能方框图：EDA（Ⅱ）实验报告3图1实验方框图数字计时器基本功能是计时，因此首先需要获得具有精确振荡时间的脉振信号，以此作为计时电路的时序基础，实验中可以使用的振荡频率源为48MHZ，通过分频获得所需脉冲频率（1Hz,1KHz,2KHz）。为产生秒位，设计一个模60计数器，对1HZ的脉冲进行秒计数，产生秒位；为产生分位，通过秒位的进位产生分计数脉冲，分位也由模60计数器构成；为产生时位，用一个模24计数器对分位的进位脉冲进行计数。整个数字计时器的计数部分共包括六位：时十位、时个位、分十位、分个位、秒十位和秒个位。显示功能是通过数选器、译码器、码转换器和7段显示管实现的。因为实验中只用一个译码显示单元，7个7段码（6个用于显示时分秒，一个显示星期），所以通过4个7选一MUX和一个3-8译码器配合，根据计数器的信号进行数码管的动态显示。清零功能是通过控制计数器清零端的电平高低来实现的。只需使清零开关按下时各计数器的清零端均可靠接入有效电平（本实验中是低电平），而清零开关断开时各清零端均接入无效电平即可。校分校时功能由防抖动开关、逻辑门电路实现。其基本原理是通过逻辑门电路控制分计数器的计数脉冲，当校分校时开关断开时，计数脉冲由低位计数器提供；当按下校分校时开通时，由恒定的2Hz脉冲提供恒定的进位信号，计数器在此脉冲驱动下可快速计数。为实现可靠调时，采用防抖动开关（由D触发器实现）克服开关接通或断开过程中产生的一串脉冲式振动。校分电路保持电路星期调整电路清零电路校时电路计时电路脉冲发生电路整点报时电路电路显示译码电路EDA（Ⅱ）实验报告4保持功能是通过逻辑门控制秒计数器输入端的1Hz脉冲实现的。正常情况下，开关不影响脉冲输入即秒正常计数，当按下开关后，使脉冲无法进入计数端，从而实现计时保持功能。整点报时功能可以通过组合逻辑电路实现。当计数器的各位呈现特定的电平时，可以选通特定的与门和或门，将指定的频率信号送入蜂鸣器中，实现在规定的时刻以指定频率发音报时。星期显示功能。星期显示功能是在数字钟界面显示星期，到计时到24小时时，星期上显示的数据进一位。显示时增加一个七段数码显示管，采用从1到7计数，分别表示从星期一到星期日。四、子模块设计原理4.0脉冲产生电路原理实验板上振荡源为48MHz，为获得秒脉冲信号和报时电路中需要的音频，需要对该振荡源进行分频处理。处理的过程示意如下：图2脉冲产生方框图48MHz3分频8分频1000分频2分频1KHz1000分频2分频1Hz2分频500Hz2HzEDA（Ⅱ）实验报告54.0.2分频电路2分频电路是通过运用JK触发器，将J端和K端与VCC端接在一起，即接高电平1，使得在时钟脉冲到来时，使输出产生翻转，就可以从Q端得到触发器触发信号的2分频信号，电路图如下：VCC2fpinINPUT2fpoutOUTPUTPRNCLRNKJQJKFFinstVCC图32分频电路4.0.23分频电路3分频电路是通过74160用置数法实现。其输出端DCBAQQQQ按照如下方式循环计数时就可以对其输入的脉冲进行3分频，输出信号由BQ直接引出。图43分频电路状态图74160置数端为低电平有效，所以将BQ作为置数信号的输入。3分频电路图如下：000000010010EDA（Ⅱ）实验报告6VCC3fpinINPUT3fpoutOUTPUTCOUNTERCLKENTABCDLDNENPCLRNQDQAQBQCRCO74160instGNDVCCNOTinst5图53分频电路封装的子模块图为：3fpin3fpout3fpinst图63分频电路封装图4.0.38分频电路8分频电路通过将3个2分频串联实现。把三个JK触发器按照如下方式串联起来，将得到一个触发信号的8分频信号。8分频电路图如下：VCC8fpinINPUT8fpoutOUTPUTPRNCLRNKJQJKFFinstVCCPRNCLRNKJQJKFFinst3VCCPRNCLRNKJQJKFFinst4VCC图78分频电路图封装的子模块图为：8fpin8fpout8fpinst1EDA（Ⅱ）实验报告7图88分频电路封装图将3分频和8分频电路串联可构成24分频电路，电路图如下：VCC24fpinINPUT24fpoutOUTPUT3fpin3fpout3fpinst8fpin8fpout8fpinst1图924分频电路图封装成子模块如下图：24fpin24fpout24fpinst图1024分频电路封装图4.0.41000分频电路1000分频电路通过3个计数器74163串联实现。首先获得10分频电路，在DCBAQQQQ=1111时置数，置位信号用COR，使计数器按如下方式进行循环：图1110分频电路状态图为了获得占空比接近1：1的输出信号，将CQ端作为输出，占空比为6：4。电路图如下：0110100001111001101010111100110111101111EDA（Ⅱ）实验报告8VCC10fpinINPUT10fpoutOUTPUTCOUNTERCBAENTDCLRNCLKENPLDNQAQBQCQDRCO74163instGNDVCCNOTinst4图1210分频电路将3个10分频进行串联即可获得1000分频的分频器。电路图如下：VCC1000fpinINPUT1000fpoutOUTPUTCOUNTERCBAENTDCLRNCLKENPLDNQAQBQCQDRCO74163instGNDVCCNOTinst4COUNTERCBAENTDCLRNCLKENPLDNQAQBQCQDRCO74163inst3GNDVCCNOTinst7COUNTERCBAENTDCLRNCLKENPLDNQAQBQCQDRCO74163inst8GNDVCCNOTinst11图131000分频电路图封装成子模块如下：1000fpin1000fpout1000fpinst6图141000分频电路封装图最终将各种分频获得的信号输出端封装在一个总的模块内，输入信号频率48MHz，输出四个频率信号，分别是1HZ,,2HZ，500HZ，1KHZ.总的连接图如下：EDA（Ⅱ）实验报告9VCC48MHZINPUT1KHZOUTPUT500HZOUTPUT2HZOUTPUT1HZOUTPUT24fpin24fpout24fpinst2fpin2fpout2fpinst11000fpin1000fpout1000fpinst22fpin2fpout2fpinst31000fpin1000fpout1000fpinst62fpin2fpout2fpinst72hz500hz1hz1khz2khz1hz2khz2hz500hz1khz封装的模块如下：48MHZ1KHZ500HZ2HZ1HZfenpininst图15总分频电路封装图4.1计时电路时钟能够产生时间前进是对秒脉冲计数产生形成的，为了形成时分秒，需要对秒进位信号进行计数从而产生分，对分进位信号进行计数产生时信号。秒和分均为60进制，时为24进制，所以需要有模60和模24计数器。计时电路示意如下：模60计数器由两个74160构成，考虑用74160而不用74161的原因是74160为8421BCD方式计数，将计数信号送进7447后可以直接驱动数码管显示，而不像74161还要经过码转换处理。另外，因为显示秒和分时都要显示十位和个位，所以两个计数器构成模60的时候要考虑到分别显示的问题，即让一个用于作为十位，一个作为个位。电路图如下：1HZz秒个位秒十位分个位分十位时个位时十位EDA（Ⅱ）实验报告10VCCRDINPUTVCCCPINPUTCOUNTERCLKENTABCDLDNENPCLRNQDQAQBQCRCO74160instCOUNTERCLKENTABCDLDNENPCLRNQDQAQBQCRCO74160inst1VCCGNDVCCGNDNAND4inst2302C1450687图16模60计数器电路图图中