电子设计竞赛培训讲座2009

电子设计竞赛培训讲座杭州电子科技大学电子信息学院——关注FPGAEDA技术及其在电子竞赛中的应用ADLab联系方式黄继业13136153069[e-mail]MCU、FPGA/CPLD、EmbeddedSystemADLab可编程逻辑器件FPGA-FieldProgrammableGateArray（现场可编程门阵列）CPLD-ComplexProgrammableLogicDevice（复杂可编程逻辑器件）ADLab主系统通用10针标准配置/下载接口目标板10针标准配置接口PIN1OTP配置器件插座ADLabADLab电子设计竞赛培训讲座相关参考网站ADLab参考网站telnet://smth.org(讨论：comp.arch.fpga)应用实用信号源的设计和制作1995年）简易数字频率计（1997年）频率特性测试仪（1999年）波形发生器（2001年）简易数字存储示波器（2001年）低频数字式相位测量仪（2003年）简易逻辑分析仪（2003年）ADLab历届全国电子设计竞赛中FPGA应用正弦信号发生器（2005）简易频谱分析仪（2005）三相正弦波变频电源（2005年）数字示波器(2007年)光伏并网发电模拟装置(2009年)数字幅频均衡功率放大器（2009年）ADLab2011年？ADLab可能设计的FPGA应用技术原理DDS等精度测频数字鉴相高速A/D采集控制PWMVGA、LCD、CRT扫描控制数字滤波器设计ADLab可能设计的FPGA应用技术原理SPWM（正弦脉宽调制）三相SPWM全数字化语音合成ADLab电子设计竞赛培训讲座DDSADLabDDS直接数字合成同步寄存器频率字输入寄存器正弦ROM查找表D/A正弦信号输出clk系统时钟相位累加器NNNM数据线位宽clkoutffN2FWADLabFM调频问题：在调频模式下，FW该如何给调制波的Vpp决定调频波的频偏中心频率该如何确定ADLab举例：载波：1MHz待调制信号：1k正弦波频偏：10kHzFclk=?N=?如何确定FWN的变化范围？ADLab更为复杂的全数字调幅问题在D/A前加数字乘法器可以调幅几个概念：调制度包络有符号数相乘ADLab同步寄存器频率字输入寄存器正弦ROM查找表D/A正弦信号输出clk系统时钟相位累加器NNNM数据线位宽ADLab较为理想的调幅应该采用模拟方法加模拟乘法器ADLab电子设计竞赛培训讲座PWM、SPWMADLabPWM模块设计模N计数器（控制PWM频率）PWM宽度寄存器（控制占空比）数字比较器（生成PWM波形）ADLab单相SPWM自然采样法三角波----计数器实现正弦波----DDS实现比较驱动电路H桥ADLabADLab1gv4gvdV0ANv2mAvcrv0ADLab三相SPWM自然采样法三角波----计数器实现三路正弦波----120°相位差，DDS实现比较ADLabADLab•WaveformsandFFT•ma=0.8,mf=15,fm=60Hz,fcr=900Hz•Switchingfrequencyfsw=fcr=900Hz0.10.2000THD=92.07%THD=92.07%THD=7.73%THD=92.07%dV3/2dVABvAOvAi2fm12fm23fm14fmn33220151015202530354045505560dVVAB49.01dnVVAB/SPWMADLab电子设计竞赛培训讲座频率、相位测量ADLab等精度测频DQDFFENQinst2ENQinst3NOTinstCofscnt1cnt2fxSPWMADLab电子设计竞赛培训讲座高速数据采集、存储与回放视频数据？ADLab高速A/D采集控制TLC5510/TLC5540闪速A/DTLC551020MSPSTLC554040MSPS都是采用Pipeline技术，在采集过程中不能停止采集，在初始采集时候，前导的几个数据是错误的ADLab高速存储方法一：采用双口RAM构成循环队列方法二：采用FIFO，提高系统效率ADLab举例：数字示波器设计中，如果设计要求是2K存储深度，可以使用2K的RAM或双口RAM构成循环队列ADLab举例摄像头数据采集，如果处理系统速度较慢，使用FIFO来协调速率ADLab高速D/A输出控制THS5651125MSPS一般用于DDSADLab注意事项：注意一下输出带负载能力D/A输出直流分量处理ADLab电子设计竞赛培训讲座显示控制ADLabCRT扫描控制（模拟示波器X-Y方式）锯齿波发生不需要高速D/AADLab多踪显示交替显示就是Y轴偏转板上以触发扫描的锯齿波为节拍，交替接通两路被测信号。○1号锯齿波周期内，Y轴偏转板上为通道1的正弦波，电子束在荧光屏上扫出一个正弦波片断，○2号锯齿波开始，Y轴偏转板立即接通通道2的三角波，电子束又重新在荧光屏上扫出一个三角波片断，如此往复，就在荧光屏上得到了正弦波和三角波的同时显示。在交替显示中，负责切换两个通道信号的电子开关，是以触发后的锯齿波为节拍的。ADLabTFTLCD（=3.5’）扫描控制同步信号产生水平同步（行同步）垂直同步（帧同步）像素数据高速读取ADLabTFTLCD（10.5’）扫描控制同步信号产生水平同步（行同步）垂直同步（帧同步）像素数据高速读取LVDS信号发生ADLabVGA扫描控制原理同LCD扫描区别:加RAMDACTHS8134BADLab电子设计竞赛培训讲座数字滤波器ADLab数字滤波器设计使用FIRIPCore系数配置ADLab电子设计竞赛培训讲座与MCU的接口ADLab电子系统FPGA模拟信号MCU微控制器数码管显示键盘信号调理模拟部分模拟输出功率输出ADLabMCU与FPGA分工协作MCU低速、复杂逻辑关系的控制系统主控FPGA高速简单逻辑关系控制ADLabFPGA与MCU接口——只收不发一般情况下，MCU直接发数据和控制信号给FPGA，FPGA不需要反馈并口方式：LOADCLK:装载数据时钟(MCU发起)DATA:8位或者16位，数据或控制字SEL：数据或控制字选择ADLabFPGA与MCU接口——只收不发串口模式：（模拟SPI）SCLK：串行时钟（MCU发起）SDO：串行发送数据信号LOAD：数据移位完成后装载信号CMDSEL（可选）：数据控制字选择，在LOAD时候有效（本信号可复合在串行数据中，信号线可选）ADLabFPGA与MCU接口——收发串口模式：SCLK：串行时钟（MCU发起）SDO：串行发送数据信号LOAD：数据移位完成后装载信号CMDSEL（可选）：数据控制字选择，在LOAD时候有效（本信号可复合在串行数据中，信号线可选）SDI：串行接收信号RDY:串行数据准备完成ADLabFPGA与51单片机接口—外扩存储器总线ADLab#includeabsacc.h//注意：此头文件必须包含voidmain(void){//给出锁存器00H地址信号XBYTE[0x0]=0x8A;//给出锁存器01H地址信号XBYTE[0x1]=0xAD;……}ADLab双向ADLabFPGA与MCU接口不建议采用双向端口不建议模拟存储器总线ADLab电子设计竞赛培训讲座其他ADLabFPGA应用相关高速A/D、D/A连接与MCU接口设计高速电路设计多电压系统电源设计EMC电磁兼容ADLabHDL使用HDL硬件描述语言VerilogHDLVHDL用HDL进行数字逻辑的描述、仿真ADLabFPGA集成开发环境的使用ADLabIP核使用LPM（参数可定制模块）ROMDual-PortRAMFIFO……MegaCore、LogiCore……处理器软核NiosII其他IPADLab电子设计竞赛培训讲座调试方法ADLab新型数字逻辑调试方法使用嵌入式在FPGA中的逻辑分析仪SignalTapIIADLab电子设计竞赛培训讲座低功耗ADLab关于FPGA的低功耗使用新的低功耗器件减少LE的使用数量降低逻辑活动度未用管脚给固定电平接口电平匹配使用开关电源ADLab2009年竞赛新变化性价比低功耗不限制在单个芯片上的功能模块数量