搜索
第1页实验一存储器实验一实验题目存储器实验二实验环境QuartusII三实验要求l、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。2、用文本编辑器编辑mif文件配置ROM；3、在初始化存储器编辑窗口编辑mif文件配置ROM；4、验证FPGA中meg_lpm_ROM的功能。四实验设计1、创建mif文件，并写入ROM信息也可以在文本文件添加ROM信息WIDTH=8;DEPTH=32;ADDRESS_RADIX=UNS;DATA_RADIX=UNS;CONTENTBEGIN0:4;1:3;2:2;3:4;4:3;5:2;6:1;7:5;8:0;9:3;10:6;[11..14]:0;15:4;第2页16:7;17:4;[18..26]:0;[27..28]:4;29:0;30:2;31:0;END;2、连接电路图五实验仿真与测试六实验结果分析仿真结果从上图可以看出，电路输出了ROM中保存的数据。七实验小结通过本次试验，我掌握了FPGA中lpm_ROM的设置，以及其作为只读存储器ROM的工作特性和配置方法。学会了用quartus创建并设置mif文件的方法，以及用文本文档修改mif文件方法。经过这次实验，我学会了quartus的基本使用方法，以及仿真方法。第3页实验二运算器组成实验一实验题目运算器组成实验二实验环境QuartusII三实验要求1．掌握简单运算器的数据传输通路。2．验证运算功能发生器的组合功能。3．掌握算术逻辑运算加、减、与的工作原理。4．熟悉简单运算的数据传送通路。5．验证实验台运算的8位加、减、与、直通功能。6．按给定数据，完成几种指定的算术和逻辑运算。四实验设计ALUB0NA0NA1NB1NA3NB2NA2NMCNB3NS2S1S0S3PNGNF3NF1NF0NAEQBCN4F2N74181inst结合上图74181结构设计电路图如下第4页五实验仿真与测试仿真使用数据如下六实验结果分析第5页符合74181的功能，测试通过七实验小结通过本次实验，我学习了加法器74181的使用方法，简单运算器的数据传输通路。掌握了算术逻辑运算加、减、与的工作原理，学会应该如何验证实验台运算的8位加、减、与、直通功能。第6页实验三时序与数据通路实验一实验题目时序与数据通路实验二实验环境QuartusII三实验要求1．掌握二级时序控制原理及其三级时序的生成方法；2．了部时钟产生方法，工作脉冲、工作节拍、工作周期的形成过程；3．掌握时序控制控制数据同路的方法，时序控制数据流的过程。四实验设计可由4个D触发器组成，可产生4个等间隔的时序信号T1~T4，其中CLK1为时钟信号，由实验台右边的方波信号源clock0提供，可产生1Hz~12MHz的方波信号频率。实验者可根据实验自行选择信号频率。当RST1为低电平时，T1输出为“1”，而T2、T3、T4输出为“0”；当RST1由低电平变为高电平后，T1~T4将在CLK1的输入脉冲作用下，周期性地轮流输出正脉冲，机器进入连续运行状态（EXEC）T1~T4以及CLK1、RST1的工作波形如图4-1-2所示。示例工程文件是T4.bdf。硬件实验验证方法如图4-1-1所示，下载T4.SOF文件，选择实验模式1，Clock0接4Hz，键8控制RST1，高电平时可以看到，发光管1、2、3、4分别显示T1、T2、T3、T4的输出电平第7页增加两个2-1多路选择器，可将图4-1-3电路改变为图4-1-5所示电路。S0是单步或续节拍发生控制信号，当S0=0，选择单步运行方式；当S0=1，选择连续运行方式为此电路的仿真波形。五实验仿真与测试分别使用下列数据进行测试第8页六实验结果分析测试结果如下第9页七实验小结通过本次实验，我学会用利用触发器设计节拍发生器的方法。掌握了二级时序控制原理及其三级时序的生成方法。了解了时钟产生方法，工作脉冲、工作节拍、工作周期的形成过程。掌握了时序控制控制数据同路的方法，时序控制数据流的过程。第10页实验四总线控制实验一实验题目总线控制实验二实验环境QuartusII三实验要求根据挂在总线上的几个基本部件，设计一个简单的流程。1．输入设备将数据打入寄存器R0。2．输入设备将另一个数据打入地址寄存器AR。3.将寄存器R0中的数据写到当前地址的存储器中。4.将当前地址的存储器中的数用数码管LED显示四实验设计原理图，其中S键——数据输入D［7..0］，reg键——寄存器R0的输入选通端；输入数据可在数码管上显示ram键——存储器RAM的输入选通端；addr键——地址寄存器AR的输入选通端；led_b键——输出设备OUTPUT的输入选通端，输出数据显示在数码管上；sel[1],sel[0]——设备选择端sel[1..0]：00——输入设备INPUT；01——寄存器R0；10——存储器RAM；11——输出设备OUTPUT。五实验仿真与测试第11页测试数据如上图六实验结果分析实验结果如上图七实验小结通过本次实验，我深刻理解了总线的意义。总线是计算机中非常重要的一部分，能够让数据快速、准确的传递。还学会了如何设计一些简单的总线结构。第12页实验五程序计数器PC与地址寄存器AR实验一实验题目程序计数器PC与地址寄存器AR实验二实验环境QuartusII三实验要求1．掌握地址单元的工作原理。2．掌握的两种工作方式，加1计数和重装计数器初值的实现方法；3．掌握地址寄存器从程序计数器获得数据和从内部总线获得数据的实现方法。四实验设计地址单元主要由三部分组成：地址寄存器和多路开关。程序计数器PC用以指出下一条指令在主存中的存放地址，CPU正是根据PC的内容去存取指令的。因程序中指令是顺序执行的，所以PC有自增功能。程序计数器提供下一条程序指令的地址，如电路图4-2-1所示，在T4时钟脉冲的作用下具有自动加1的功能；在LDPC信号的作用下可以预置计数器的初值（如子程序调用或中断响应等）。当LDPC为高电平时，计数器装入data[]端输入的数据。aclr是计数器的清0端，高电平有效（高电平清零）；aclr为低电平时，允许计数器正常计数。地址寄存器AR（74273）锁存访问内存SRAM的地址。273中的地址来自两个渠道。一是程序计数器PC的输出，通常是下一条指令的地址；二是来自于内部数据总线的数据，通常是被访问操作数的地址。五实验仿真与测试为了实现对两路输入数据的切换，在FPGA的内部通过总线多路开关BUSMUX第13页进行选择。LDAR与多路选择器的sel相连，当LDAR为低电平，选择程序计数器的输出；当LDAR为高电平时，选择内部数据总线的数据。六实验结果分析实验结果如上图。七实验小结通过本次实验，我掌握了地址单元的工作原理。掌握了加1计数和重装计数器初值的实现方法。掌握了地址寄存器从程序计数器获得数据和从内部总线获得数据的实现方法。