2014年数字逻辑电路指导书

实验一门电路逻辑功能及测试一．实验目的1．熟悉门电路逻辑功能2．熟悉数字电路学习机使用方法二．实验仪器及材料１．DVCC-D2JH通用数字电路实验箱2．器件74LS00二输入端四与非门1片74LS08二输入端四与门1片74LS86二输入端四异或门1片74LS32二输入端四或门1片三．实验内容测试门电路逻辑功能（例如74LS00）1、在实验板14引脚区找到与非门74LS00芯片，按右图接线，输入端接Ｋ0—Ｋ15(开关量输入端任意两个),输出端接Ｌ0—Ｌ15（开关量输出任意一个)将电平开关按下表置位，分别测出其逻辑状态．输入输出12Y000110112、按附录中引脚图接线，分别验证或门74LS32、与门74LS08、异或门74LS86的逻辑功能3、信号对门的控制作用利用与非门控制输出．312＆SY714431VCC＆2Y用一片74LS00按图接线，Ｓ接任一电平开关，用发光二极管观察Ｓ对输出脉冲的控制作用．四．实验报告1．按各步聚要求填表。２．回答问题：（１）怎样判断门电路逻辑功能是否正常？（２）与非门一端输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？实验二组合逻辑电路(半加器、全加器及逻辑运算)一、实验目的1、掌握组合逻辑电路的功能测试2、验证半加器和全加器的逻辑功能二、实验器件74LS00二输入端四与非门1片74LS86二输入端四异或门1片74LS32二输入端四或门1片74LS08二输入端四与门1片三、实验内容１、测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与。故半加器可用一个集成异或门和二个与非门组成如右图（1）在学习机上用异或门和与门接成以上电路。A、B接电平开关Y、Z接电平显示。（2）按下表要求改变A、B状态，填表输入端A0101＆312654＆SYBAZY=1＆＆B0011输出端YZ２、测试全加器的逻辑功能。（1）按右图接线，A、B、C接电平开关，SO、C接发光二极管（2）按下表要求改变A、B、C状态，填表ABCSOCO000001010011100101110111四、实验报告（１）按要求填表（２）分析如何使用适当的门电路实现半加器与全加器的功能实验三译码器、数据选择器和总线驱动器=1&ABSOCO=1C&≥1一、实验目的1、熟悉集成译码器。2、了解集成译码器应用。二、实验仪器及材料74LS1383—8线译码器2片74LS153双4选1数据选择器1片74LS244单向三态数据缓冲器1片74LS245双向三态数据缓冲器1片74LS20四输入端二与门1片三、实验内容1、译码器功能测试图3.1为3—8线74LS138引脚图。表3.1为74LS138功能表，其中A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。表3.1为74LS138功能表，当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，2S＋3S＝X时，或S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。12654371312111091415168+5VVccGND0A1A2A1S2S3S0Y1Y2Y3Y4Y5Y6Y7Y图3.13—8线译码器74LS138引脚图排列表3.1输入输出S12S+3SA2A1A00Y1Y2Y3Y4Y5Y6Y7Y10000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110２、用一片74LS138和适当的与非门实现全减器的功能（1）写出全减器的真值表（2）画出实现其功能的逻辑电路图3、用两片74LS138组合成一个4—16线译码器，理解3.2电路接线图，并进行实验验证逻辑功能4、数据选择器的测试及应用（1）将双4选1数据选择器74LS153参照图3.3接线，测试其功能并填写功能表。74LS138(1)74LS138(2)0A1A2A1S0Y0D1D2D2S3S1Y2Y3Y4Y5Y6Y7Y0Y1Y2Y3Y4Y5Y6Y7Y0A1A2A1S2S3S0Y7Y8Y15Y+5VD4图3.2用两片74LS138组合成4/16译码器（2）用双4选1数据选择器74LS153实验全加器a写出设计过程b画出接线图c验证逻辑功能5、总线驱动器74LS244、74LS245逻辑功能测试74LS244是8路3态单向缓冲驱动,也叫做总线驱动门电路或线驱动。它有8个三态驱动器,分成两组，分别由控制端1G和2G控制，可以增加信号的驱动能力，其引脚图与功能表如下：74LS245为双向三态数据缓冲器，可以双向传输数据，具有双向三态功能，既可以输出，也可以输入数据，内部有16个三态驱动器，每个方向8个其中G为控制端，DIR端控制驱动方向。输入输出SA1A0Q1××0000D0001D1010D2011D3输入输出GAYLLLLHHHXZ1D01D11D21D3A0A11QVCCGND74LS1531234567891011121314151612Q2D02D12D22D3S2图3.374LS153引脚功能当G=0时：DIR=1数据方向从左到右（输出允许）DIR=0数据方向从右到左（输入允许）74LS245引脚图与功能表如下：四、实验报告1．画出实验内容要求的接线图2．总结译码器和数据选择与总线驱动器的使用体会实验四时序逻辑电路触发器一、实验目的1、熟悉并掌握R-S，D触发器的构成，工作原理和功能测试方法2、学会用D触发器构造寄存器、加1、减1计数器的方法。二、实验器件74LS00二输入端四与非门1片74LS74双D触发器1片74LS112双下降沿JK触发器1片三、实验内容1、基本R-S功能测试：两个TTL与非门首尾相接构成的基本R-S的电路如图所示（1）试按下面的顺序在Sd，Rd端加信号：观察并记录Q、Q端的状态。将结果填入下表中，并说明其功能？输入数据传送方向GDIRLLB→ALHA→BHX高阻状态Sd0Sd1Sd1Sd1Rd1Rd1Rd0Rd1SdRdQQ逻辑功能01111011(2)当Sd,Rd都接低电平时，观察Q、Q端的状态。当Rd,Sd同时由低电平跳为高电平时，注意观察Q、Q端的状态，重复3~5次看Q，Q端的状态是否相同，以正确理解“不定”状态的含义。2、维持——阻塞型D触发器功能测试双D型正边沿维持——阻塞型触发器74LS74的逻辑符号如图所示。图中Sd,Rd端为异步置1端，置0端（或称异步置位，复位端）。CP为时钟脉冲端。试按下面步骤做实验：按图接线，改变输入端Sd、Rd、CP、D端，观察并记录输出端nQ、n-1Q的状态并填表。SdRdCPDnQn-1Q01XX0110XX0111↑00111↑1014125RdSd63Q＆＆QD触发器逻辑符号Rd6451Sd32DQQQ３、负边沿J-k触发器功能测试双J-K负边沿触发器74LS112芯片的逻辑符号如图4.3所示。自拟实验步骤测试其功能，并将结果填入表4.3中。若令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q~CP的波形，和DFF的Ｄ和Q端相连时观察到的Q端的波形相比较，有何异同点？表4.3SdRdCPJKnQn+1Q01XXXX10XXXX110X0111X011X0111X11４、触发器功能转换（１）分别将Ｄ触发器和J-K触发器转换成T触发器，列出逻辑表达式，画出实验电路图（２）接入连续脉冲，观察各触发器CP及Q端波形，比较两者关系。四、实验报告１、整理实验数据并填表。２、写出实验内容3、４的实验步骤及表达式３、画出实验4的电路图及相应表格。实验五寄存器及其应用一、实验目的通过实验进一步熟悉寄存器的工作原理，熟悉和了解寄存器芯片的功能测试及其应用电路。学会正确使用集成寄存器的电路。二、实验仪器及材料Sd15Rd561243JQKQQ图4.3J-KFF逻辑符号74LS194４位双向移位寄存器2片74LS00四２输入与非门1片74LS3738D型锁存器1片三、实验内容1、移位寄存器功能测试４位双向移位寄存器74LS194芯片的逻辑符号如图5.1所示。芯片具有下述功能：．具有４位串入、并入与并出结构。．脉冲上升沿触发；可完成同步并入，串入左移位、右移位和保持等四种功能。．有直接清零端Cr图中D0~D3为并行输入端，Q0~Q3为并行输出端；Dsr,Dsl为右移，左移串行输入端；Cr为清零端；MB、MA为方式控制，作用如下：MBMA＝00保持MBMA＝01右移操作MBMA＝10左移操作MBMA＝11并行送数熟悉各引脚的功能，完成芯片的接线，测试74LS194的功能，并将结果填入下表中。表5.1crMBMACPDSRDSLd0d1d2d3Q0Q1Q2Q30XXXXXXXXX1XX0XXXXXX111↑XXd0d1d2d3101↑1XXXXX101↑0XXXXX110↑X1XXXX110↑X0XXXX100XXXXXXX2、移位寄存器的应用图5.174LS194逻辑符号74LS194芯片构成的８位移位寄存器用两片74LS194芯片构成的８位移位寄存器电路如图所示.当MBMA的取值分别为（00,01,10,11）时逐一检测电路的功能，结果列成功能表的形式。3、验证8D锁存器的逻辑功能74LS373是一种带输出三态门的8D锁存器，其芯片引脚图如下图其中：1D～8D为8个输入端；1Q～8Q为8个输出端G为数据打入端：当G为“1”是，锁存器输出状态（1Q～8Q）同输入状态（1D～8D）当G由“1”变“0”，数据打入锁存器中。8位移位寄存器OE为输出允许端：当OE=0时，三态门打开；当OE=1时，三态门关闭，输出呈高阻。其功能表如下：实验六计数器MSI芯片的应用一、实验目的学会正确使用计数器芯片，熟悉和了解其应用电路。二、实验仪器及材料TTL芯片：74LS160/161十进制／十六进制同步计数器2片74LS00四2输入与非门1片74LS20四输入双与非门1片三、实验内容１、计数器芯片74LS160/161功能测试74LS160为同步十进制计数器，74LS161为同步十六进制计数器。带直接清除端的同步可预置数的计数器74LS160/161的逻辑符号如图6.1所示：GOEDnQnHLHHHLLLLLXQXHXZ图6.174LS160/161逻辑符号74LS160QAQBQCQDS2S1D3D2D1D0CP＿LD＿CrQcc14121311107265431519161/置数端LD清零端CrS1S2工作方式端Qcc进位信号D0,D1,D2,D3数据输入端QD,QC,QB,QA数据输出端完成芯片的接线，测试74LS160或74LS161芯片的功能，将结果填入表6.1中3、任意进制计数器设计方法采用脉冲反馈法（称复位法或置位法）。可用74LS160/74LS161组成任意模（M）计数器。图A.B是用74LS161实现模6计数器的两种方案。图（A）采用复位法。即计数计到M异步清0。图（B）采用置位法。即计数计到M-1异步置0。图A图B当实现十以上进制计数器时可将多片级连使用。图6.2是60进制计数的一种方案,两片74LS160芯片构成的同步六十进制计数电路如图6.2所示。(1)按图接线。用点动脉冲作为CP的输入，74LS160(II)、(I)的输出端QD、QC、QB、QA分别接学习机上七段ＬＥＤ数码管的输入端。观察在点动脉冲作用下，数码管显示的数字变化。(2)图6.2接线是否正确,若不正确如何改正,并分析为什么?CrS1S2LDCP芯片功能0XXXX1XX011111011X1X01X“1”＆“1”“1”“1”＆表6.174LS160/74LS161功能表3、除图6.2所示六十进制计数电路之外,请用两片74LS161芯片实现六十进制计数电路.试画出电路接线图,并用实验验证其功能。图6.2六十进制计数电路74LS160(2)QAQBQCQDS2S