数字逻辑实验报告

电子科技大学计算机学院实验中心计算机专业类课程实验报告课程名称：数字逻辑学院：计算机科学与工程学院专业：计算机科学与技术学生姓名：学号：指导教师：评分：日期：2014年6月2日电子科技大学实验报告实验一：基本门电路的功能和特性实验实验时间：2014.4.20一、实验目的I.了解集成电路的外引线排列及其使用方法II.掌握常用集成门电路的逻辑功能与特性III.学习组合逻辑电路的设计及测试方法IV.了解集成电路外引线的方式方法。V.了解测试电路的基本方法VI.掌握常用集成门电路的逻辑功能与特性实验内容部分TTL门电路逻辑功能验证包括：二输入四与非门7400二输入四或门7432二输入四异或门74866反相器7404二、实验原理1）逻辑代数系统满足的5条公理交换律：ABBAABBA结合律：)()(CBACBA)()(CBACBA分配律：CABACBA)()()(CABACBA0-1律：AA011AAA100A互补律：1AA0AA此外，还满足摩根定律：BABABABA2）实验涉及门电路的引脚图如图1.1所示电子科技大学计算机学院实验中心图1.13)组合逻辑电路的分析思路：4)组合逻辑电路设计思路：如果掌握了以上两种分析方法后，再对我们的需求进行分析，即可对一般电路进行分析、设计，从而可以正确的使用被分析的电路一级设计出能满足逻辑功能和技术指标要求的电路了！写函数关系式对函数式进行化简或变换；根据最简式列真值表判断逻辑功能根据给定事件的因果关系列出真值表由真值表写函数式对函数式进行化简或变换画出逻辑图，并测试逻辑功能5)全加器/全减器相对半加器/半减器而言，考虑了进位/借位的情况，因此，输入端分别有三个，An（被加数/被减数），Bn（加数/减数）和Cn-1（低一位的进位/借位）。全减器真值表见表所示:三、实验器材1)数字逻辑实验箱2)双踪示波器3)集成电路：7400、7404、7432、7486四、实验步骤1)在实验箱上插入相应的门电路，并把输入端接实验箱的逻辑开关，输出端接发光二极管，接好电源正负极，即可进行逻辑特性验证实验。将其逻辑特性制成表格。图1.2图1.3电子科技大学计算机学院实验中心2)用7400连接的电路如图1.2所示，其中M端输入HZ级的连续脉冲，N端输入KHZ级的连续脉冲，X和Y接逻辑开关，在XY的四种输入组合下，用示波器观测A、B及F点的波形，并记录下来，写出F=f（M、N、X、Y）的逻辑表达式。3）实验电路如图1.3所示，在X端加入KHZ级的数字信号，逻辑开关AB为00、01、10、11四种组合下，用示波器观察输入输出波形，解释AB对信号的控制作用。五、实验记录实验（1）第一题：1.步骤：接好电路，接通电源，进行逻辑特性验证实验1)7400引脚的接法：1接k11，L12接k10，L2，3接L32、真值表：7400电路图经过测试，得出结论：7400为与非门，7432为或门，7486为异或门，7404为六非门。ABF0010111011102)7432引脚的接法：1接k11，L12接k10，L2，3接L32)真值表ABF0000111011117432电路图电子科技大学计算机学院实验中心3）7486引脚的接法：1接k11，L12接k10，L2，3接L3真值表：7486电路图ABF0000111011104）7404引脚的接法：1接K11，L12接L2输出真值表：7404电路图AF0110电子科技大学计算机学院实验中心实验一（第二题）7400实现图1.1图1.1由电路图可得表达式：YNMXF1.引脚的接法2实验截图：集成电路板7400实验一、题三X端输入KHz的数字信号，逻辑开关AB为00、01、10、11。表达式：F=A*X（非）⊕B（由于非的符号不兼容）1.引脚的接法：电子科技大学计算机学院实验中心2.实验截图：实验一、第四题1：电路图2用与非门(7400)和异或门(7486)搭建全加器/全减器电路。真值表(全加器)：AiBiCi-1SiCi0000000110010100110110010=1=1BiCi-1AiCi-1BiAi&&&SiCi101011100111111函数式：Si=Ai⊕Bi⊕Ci-1Ci=(全加器)1.实验截图：2.引脚的接法：全减器真值表：AiBiCi-1SiCi000000011101011011011001010100电子科技大学计算机学院实验中心1100011111电路图：函数式：Si=Ai⊕Bi⊕Ci-1Ci=(全减器)实验截图：引脚的接法：=1=1BiGi-1AiGi-1BiAi&&&GiDi选做第一题：1.作出二位加法器的真值表，并提出一个二位加法器的电路设计方案设计方案：C0表示进位A0B0表示加数A1B1表示被加数C1C2表示输出结果F表示进位A0B0A1B1C1C2F0000000000110000101000011110010001001011000110110011100110001001001110101000110110111100001110100111100111111101实现电路：（两个全加器）电子科技大学计算机学院实验中心选做第二题：实验原理：比较“半加器”、“全减器”电路，可以发现它们唯一的区别就是C的一个输入Ai变成了iA。用“异或”操作，如果X=0（开关没有打开）时iiA0A，保持半加器的功能；如果X=1（开关打开）时iiA1A，实现半减器的功能。(半加器)真值表：AiBiSiCi0000011010101101函数式：Si=Ai⊕BiCi=AiBi(半减器)真值表：AiBiSiCi0000011110101100函数式：Si=Ai⊕BiCi=Bi实验截图：引脚接法：选做第三题：实验原理：：由“全加器”、“全减器”实验可知，全加器和全减器逻辑电路的唯一区别就是某个的输入Ai变成了非.，因此可以将iA与某个逻辑开关做异或操作，这样如果这个开关打开（为“1”），其值则变为Ai，实现加法器功能，否则保持原来的减法器功能。1.真值表：电子科技大学计算机学院实验中心2.实验截图：XAiBiCi-1SiCi0000000001100010100011010100100101010110010111111000001001111010111011011100101101001110001111113.电路图：六、总结分析1.本次实验通过验证部分已学逻辑电路学习了解了基本74系列TTL门的各引脚功能，熟悉了逻辑门的用法。通过相关的设计和验证进一步理解了组合逻辑电路门的功能。2.第一次搭组合逻辑电路图，对组合逻辑电路的实际应用有了一个从臆想到时间的转化，获益颇多.3.通过此次实验学会了组合逻辑电路的分析，从而得知组合逻辑电路的功能。4.然后还学会了组合逻辑电路的设计过程和设计的方法。5.掌握了常用集成门电路的逻辑功能与特性6.掌握各种门电路的逻辑符号感悟：每个用到的集成门电路都要接电源和接地，不然后产生意想不到的效果。连接电路图头脑要清醒，发现有错，要用信号检测来调试。电子科技大学计算机学院实验中心电子科技大学实验报告一、实验二：组合逻辑电路实验二、实验目的1)掌握数值比较器和数据选择器的逻辑功能。2)学习组合逻辑电路的设计及测试方法。3)学习全加器或全减器的设计方法；三、实验内容1)用7486和7400搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来。2)用7486和7400、7404搭出一位数值比较器电路，画出其设计逻辑图，并验证它的运算。3)利用74153选择器实现多数表决器，要求3个输入中有2个和3个为1时，输出Y为高电平，否则Y为低电平。画出实验电路图，并简述实现原理。4)用7400、7404、7432实现上题的多数表决器。四、实验原理1）分析组合逻辑电路思路：对函数式进行化简或变换；根据最简式列真值表判断逻辑功能由给定的组合逻辑电路写函数式2）.组合逻辑电路的设计：就是按照具体逻辑命题设计出最简单的组合电路。2）掌握了上述的分析方法和设计方法，即可对一般电路进行分析、设计，从而可以正确地使用被分析的电路以及设计出能满足逻辑功能和技术指标要求的电路。3）全加器/全减器相对半加器/半减器而言，考虑了进位/借位的情况，因此，输入端分别有三个，An（被加数/被减数），Bn（加数/减数）和Cn-1（低一位的进位/借位）。全加器真值表及输出逻辑表达式参见教材P52。全减器真值表如表2.1所示：表2.15）一位数值比较器的真值表见教材P56所示。根据其真值表，化简其逻辑表达式，并将其转化成为异或、与非的形式，按照要求搭建电路。输出接发光二极管，输入接开关。记录下比较结果。由真值表写函数式；；根据最简式列真值表判断逻辑功能根据给定事件的因果关系列出真值表；电子科技大学计算机学院实验中心6）数据选择器是一种能接受多个数据输入，而一次只允许一个数据输出的逻辑部件。它的功能是根据译码条件选择通道，传送数据。双4选1数据选择器74153的引脚图如图2.1所示。其中，A~D为数据输入端，Y为输出端，S1、S0称为地址输入端。S1、S0的状态起着从4路输入数据中选择哪1路输出的作用。Gn为使能端，低电平有效，Gn=0时，数据选择器工作；Gn=1时，电路被禁止，输出0，输出状态与输入数据无关。注意S1、S0地址在集成块中由2个4选1共用，高位为S1，低位为S0，S1S0=01时，Y=B，S1S0=10时，Y=C。7）判决电路真值表真值表如右表2.2所示，根据真值表得到逻辑关系式如下：74153的输出逻辑表达式如下：令P1=S1，P2=S0，将以上两个等式进行比对，可以得到：A=0B=C=P3D=1根据上述分析即可画出3人判决电路的逻辑组合电路。表2.23人判决电路真值表012121321321321321321321PPPPPPPPPPPPPPPPPPPPPPY01010101SDSSCSSSBSSAY五、实验器材1)数字逻辑实验箱2)导线若干3)集成电路：7400、7486、7404、74153六、实验步骤1.设计一个全加器/全减器电路。2.写出数值比较器的真值表，根据真值表得到L、G、M的函数表达式，将表达式改为只是用非、与非、异或三种逻辑运算关系的形式，画出相应的逻辑图，验证结果。3.根据多数表决器原理写出多数表决器的真值表，根据真值表设计出相应的电路图，并将实际电路连接好，验证电路。3.根据上一个实验中的真值表写出Y与P1P2P3的函数表达式，将表达式改为只使用或、非、与或三种逻辑运算关系的形式，根据逻辑关系选择逻辑门链接电路，验证电路。七、实验记录八、根据一位数值比较器的真值表做出函数表达式为真值表及其表达式：对应的电路图如图2.4所示：图2.4实验结果截图：电子科技大学计算机学院实验中心引脚接法：2、用74153实现多数表决器真值表：ABCY00000010010001111000101111011111表达式：Y=BC+AC+AB实验截图：引脚接法：3、用7404、7400、7432实现上题的多数表决器ABCY00000010010001111000101111011111表达式：Y=AB+AC+BC实验截图：电子科技大学计算机学院实验中心引脚的接法：思考题：1.真值表：表达式：逻辑电路图：M(主裁判)ABCY00000000100010000110010000101001100011101000010010101001011111000电子科技大学计算机学院实验中心2、增加一个主裁判（只有当三个副裁判中多数赞成且主裁判也赞成时有效）思路：主需要将之前的多数表决器与另一个输入相与，便可以实现该功能。真值表：表达式：Y=(BC+AC+AB)M实验截图;110111110111111引脚的接法：图2.8九、总结分析1）掌握了任意进制计数器的构成方法。