搜索
D/A转换器DAC0832DAC0830/DAC08328位μP兼容、双缓冲D/A转换器总述DAC0832是采用CMOS工艺制成的单片直流输出型8位数/模转换器。旨在直接与8080，8048，8085，Z80及其他通用的微型处理器进行相接。存储的硅铬R-2R电阻梯形网络将参考电流分开，并为电路提供合适的温度处理特性（全范围最大线性温度误差的0.05%）。电路利用CMOS电流开关和控制逻辑来取得最少的电能损耗和最小的输出泄露电流误差。特殊的电路也能提供TTL逻辑输入电压的水平兼容。双缓冲可以使这些D/A转换器在获取下一个数位字时输出相应一个数位字的电压。这就使得任何一个D/A转换器均可进行同步更新。D/A转换器0830系列是8位的可兼容微型处理器的D/A转换器的集合。特征双缓冲，单缓冲，或流通数字数据输入可容易地与12位1230系列D/A转换器进行互换且插脚兼容可直接与所有流通的微型处理器相接线性指定为零，且只能进行全面调整——不是最佳直线拟合在±10V全参考4象限倍增中工作可用于电压转换模式逻辑输入满足TTL电压水平说明（1.4V逻辑门限值）需要时，可运行“STANDALONE”（没有μP）存在于20插脚小型或者模塑芯片运载包中性能及规格描述电流设置时间：1μs分辨率：8位线性度：8，9或者10位（保证温度）低功耗：20mW单电源提供：直流5-15V典型应用图1典型应用连接连接图图2双行和小外形封装图3封装图绝对最大额定参数（注解1，2）如果需要军事/航空特定设备，请联系国家半导体销售中心/分支机构咨询其有效性及性能。电源电压（VCC）17V直流电压输出电压VCC-GND输入VREF±12V储存温度范围-65°C至+150°C封装耗散当TA=25℃（注3）500Mw直流电压的应用IOUT1或IOUT2（注4）-100mV到VCC公共服务电子化Susceptability（注4）800V焊接温度（焊接，10秒。）双行包（塑料）260℃双行包（陶瓷）300℃表面贴装式封装气相（60秒。）215摄氏度红外（15秒。）220摄氏度运行条件温度范围零件编号后缀为“LCN”的零件0℃至+70°C零件编号后缀为“LCWM”的零件0℃至+70°C零件编号后缀为“LCV”的零件0℃至+70°C零件编号后缀为“LCJ”的零件-40°C至+85°C零件编号后缀为“LJ”的零件-55°C至+125°C电压在任何数字输入虚拟通道连接至GND电参数除非有特殊说明，否则VREF=10.00VDC。转换参数Z注1：绝对最大额定值指当超过这个值时，电器设备可能损坏。当超过指定值，DC和AC不适合工作。注2：所有电压均指与地之间的压值，除非另有说明。注3：在最大功耗必须降在最高温度以下，用TJMAX、qJA和环境温度表示，在任何温度下，最大额定功率PD=(TJMAX−TA)/qJA，或在被给定的最大决定额度值中最小的一个。对这个器件，TJMAX=125°C(塑料)or150°C(陶瓷)，而典型的节点到环境的J包热阻也是这个温度。当板子安装是在80°C/W，N包是100°C/W，V包是120°C/W。注4：对于目前的开关应用，既IOUT1和IOUT2必须到地面或“虚拟地”的运算放大器。线性误差减小大约VOS/VREF。例如，如果VREF=10V,加一个1mV的补偿VOS，在IOUT1或IOUT2将引进一个额外的0.01%的线性误差。注5：测试范围得保证在国家的AOQL水平（平均出厂质量水平）。注6：保证，并不是100％产品测试。这些限制不被用来计算即将出厂的质量水平。注7：保证VREF=±10VDC，VREF=±1VDC.注8：“FSR”代表“FullScaleRange”。“线性误差”和“电源排斥”是根据本单位来消除对特殊VREF值得依赖和说明这部分的真正执行情况。DAC0832的线性误差是0.05%的FSR（MAX）。这样可以保证在负零和全面调整（见第2.5和2.6）后，256个模拟电压输出值都将在通过零点和满幅的直线的0.05%xVREF中。注9：被测试的黑体只适用于以LJ和LCJ为后缀的部分。注10：当Rfb=20K,VREF=10V时，一个100mA的泄漏电流相当于（100x10-9x20x103）的零误差，这是FS的0.02%。注11：整个输入脉冲必须在规定的数据间隔，以与特定的tW,tDS,tDH和tS相匹配。注12：一般是在25°C，代表最有可能的参数标准。注13：人体模式，100pF电容通过一个1.5kW电阻。转换波形封装引脚的定义控制信号（所有的控制信号被水平激活）CS：芯片选择（低电平工作）CS与ILE结合可使发挥WR1.作用。线性误差ILE:数据输入允许锁存信号引脚（高电平有效），与CS一起选通输入寄存器WR1。WR1:输入寄存器写选通信号，当WR1为高电平时，输入锁存器的数据开始锁存，当ILE为高电平，同时CS和WR1为低电平，输入锁存器数据更新。WR2:写选通信号2（低电平有效）。这个信号和XFER逻辑组合，使输入寄存器的8位数据打入DAC寄存器并开始D/A转换。XFER:传送控制输入线，低电平有效，使WR2工作。其他引脚功能：DI0-DI7:数据输入端，DI0是最低信号输入位（LSB），DI7是最高信号位（MSB）IOUT1：DAC电流输出1端。当数模转换锁存器全1或全0时，IOUT1为最大值。IOUT2:DAC电流输出2端。IOUT2是一个持续的负IOUT1，或IOUT1+IOUT2=常数（固定参考电压的满幅值）。RFB:反馈电阻。反馈电阻为IC芯片提供并联反馈电阻，外部运算放大器是用来数模转换器提供输出电压。这个片内电阻应始终使用（而不是外部电阻器），因为它与所用的芯片的R-2R介变电阻匹配并跟踪这些电阻温度。VREF:输入参考电压。这种输入将外部精密电压源与内部R-2R阶梯电阻连接起来。VREF的选择范围可以是+10V到-10V。这也是四象限乘法数模转换器所适合的模拟输入电压。VCC:数字电源电压。是整个部分的电源供应引脚。VCC可接5V到15V的直流电压。运行时的最佳电压是15V。GND：10号引脚必须与地相连，使IOUT1和IOUT2作为电流输出开关，10号引脚与地的任何误差将会导致如下的线性变化：VOSPIN10/3VREF.例如：当VREF=10V，10号脚与IOUT1和IOUT2有9mV偏差时，线性度改变就是0.03/100。线性误差：1.调零后终点测试和FS调整3.改变FS调整以通过最佳直线测试2.最佳直线术语的定义分辨率：分辨率直接与开关的数量或者D/A转换器中的字节相关。例如，0830D/A转换器有256位，因此具有8位分辨率。线性误差：线性误差是直线通过的D/A转换器转换特征时最大的偏差值。它是在调零或在全面调整以后测量的。线性误差是设备固有的参数，不能被外界所调整。其他供应商使用的国家的线性“端点测试”和“最佳直线”测试已在上面列举。“端点测试”减少了多次反复检测线性度的必要，而后又进行全面调整直到满足线性度，这就大大简化了调整过程。“端点测试”保证在单个全面调整以后能满足线性。“端点测试”利用标准零及F.S.调整程序，是对D/A转化器线性度更为严谨的一项测试。电源灵敏度：电源灵敏度是一项对电源在D/A转换器全面输出上进行改变所产生的效果的测量。设置时间：设置时间是从编码转换到D/A转换器输出到达最终输出值之间所需的时间。全局误差：全局误差是对理想D/A转换器与实际设备输出之间的输出误差进行的测量。微分非线性：转换曲线中从理论到微分非线性的任意两条执行编码之间的差别。单调性：如果DAC的数字输入量的增加会使输出量也增加，则DAC是单调的。8位DAC的单调性是指当增大数字输入量时，输出模拟量也会变大。图1DAC0832功能图典型性能特征1.数字输入阀值与温度关系3.增益和线性误差温度变化曲线2.数字输入阀值与电压关系4.增益和线性误差电压变化曲线5.输入脉冲宽度DAC0830系列的应用须知这些DAC是工业的首个微型处理器兼容，双缓冲8位倍增D/A转换器。从数字控制的观点来看，双缓冲允许了最大限度的应用灵活度。这个20引脚的设备也与12位微型D/A转换器DAC1230的引脚兼容。如果系统的模拟输出分辨率及精确度必须升级，那么就可以轻松的代替DAC1230。通过将地址字节绑定到ILE引脚，一个2字节μP输入为第二个字节输入自动增加可用地址的指令。这就允许任何一个8位或12位元件都可在无硬件或硬件改变的情况下被使用。对于最简单的8位应用，该引脚接到电源电压。模拟信号控制的多功能是由精确R-2R梯形网络提供的，该网络通过应用数字字节允许大范围两极参考电压的全4象限。1.0数字化思考这些DAC最独特的特征在于8位数字输入字节是双缓冲的。这表明数据必须通过两个相对独立控制的8位封闭寄存器被应用于R-2R梯形网络前转换，以改变模拟输出。增加第二个寄存器产生了链两个有用的控制特性。首先，系统中任意一个DAC在一个寄存器中获取当前的DAC数据，而后在第二个寄存器的下一个数据允许DAC输出根据需要进行更新。其次，可能也是更为重要的，双缓冲允许系统中DAC的任意数据通过普通的选通信号自动更新到新的模拟输出水平。寄存器控制器信号的时间要求及逻辑水平规则已被设置为最小值或在应用于最为通用的微型处理器和开发系统时清除外部互接逻辑。很容易想象这些转换器作为8位“只输入”存储地址，提供模拟输出量。这些DAC的所有输入满足TTL电压水平规格，并且能够在基于系统的非微型处理器中与高电压CMOS逻辑直接运行。为防止数据释放对芯片造成损坏，所有未使用的数据输入都应该接到电源电压或接地。如果任何的数字输入都是不可逆左浮动，那么DAC将引脚解释为逻辑“1”。1.1双缓冲操作以双缓冲的方式更新这些DAC的模拟输出基本上是一个两步或双输入操作。在微型处理器系统中两个不同的系统地址必须被解码，一个是由CS引脚控制的输入锁存器，第二个是由XFER控制的DAC锁存器。如果多于一个DAC被运行，那么每个DAC的CS线将被单独解码，但是所有的转换器将共享一个相同的XFER地址，以允许DAC任何数据的同步更新。该操作的时间在图3中显示。图2多控制数模转换器值得注意的是那些将在同步转换后改变的模拟输出是来自于在XFER命令之前的已经更进的输入寄存器的DAC。ILE引脚是一个活跃的高芯片选择，它可以从作为限定器的地址库中解码，这是在输入操作中正常的CS信号产生的。这能用于为特定的DAC提供更高级别的解码独有控制信号，最终产生更为有效的地址计划。图3在多DAC系统中每个DAC中ILE引脚的另一个有用的应用就是将这些输入捆绑起来并将其作为可以有效“冷却”所有DAC在目前状态下的输出的控制条。将该控制条拉低锁存输入寄存器比过防止新的数据被输入到DAC中。这在多处理系统中可以有效地允许处理器而不是控制DAC的处理器掌握数据库和控制条。如果第二个系统被用于与DAC控制解码相同的地址，那么ILE的功能可能阻止DAC被错误改变。在“Stand-only”系统中，控制信号是由离散逻辑产生的。在这种情况中，双缓冲可以简单地通过将CS和XFER取逻辑“0”，ILE取逻辑“1”，并将WR拉到低至输入锁存的负载数据来进行。将WR2至低电平，可以更新模拟输出量，将任何一根线逻辑至1，可以防止模拟输出的改变。ILE=1,WR2和XFER接地图41.2单缓冲操作在微处理器控制系统中，首先关心的是对DAC的最大数据流量，或在一次中，若干个DAC只有一个需要更新时，可以使用单缓冲配置。两个内部寄存器中的一个允许数据通过，另外一个将作为数据锁存器。如果输入寄存器被用作数据锁存器，数字信号馈通会被小型化（见第1.5节）。这一模式的配时如图4所示。通过选通使WR1降低，使CS，WR2，XFER接地，以及使ILE架高来更新DAC，从而在“独立”系统中实现了单缓冲。1.3流通运行虽然设计MICRO-DAC’s的主要目的是提供微处理器接口相容性，但它可以轻松配置来实现模拟输